资源列表
[VHDL编程] combinational_divider
说明:参数可配置的除法器verilog源代码,验证通过-verilog soure code for divider with configurable parameters<shuanghx> 在 2024-11-12 上传 | 大小:1kb | 下载:1
[VHDL编程] filer_pipeline
说明:基于流水线的滤波器的设计与实现,verilog代码,xilinx,ISE,-Based on the assembly line of the design and realization of the filter, verilog code, xilinx, ISE,<洪依> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[VHDL编程] filter_lowpass
说明:基于Verilog的低通滤波器的设计与实现-Based on the Verilog low-pass filter of design and implementation<洪依> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[VHDL编程] verilog.tar
说明:counter.v...its verilog code for counter<vinay> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[VHDL编程] UART_MODULE
说明:本程序是一个简单的232串口程序,采用VHDL语言编写,并已在3S500E上测试通过-This program is a simple 232 procedures, the use of VHDL language, and has been tested on the 3S500E<shiqingfeng> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[VHDL编程] inverse_counter
说明:利用ALTERA的DE2实现4位可逆计数器,并进行7段译码显示,VHDL编写-4-bit counter with 7-segment display using VHDL<梁清凯> 在 2024-11-12 上传 | 大小:1kb | 下载:0