[VHDL编程] encode_t

说明：tlk2201发射接收源码，8b10b编解码器，实现千兆速率收发。可用于视频光端机接收发射处理串并变换。-tlk2201 transmitting and receiving source, 8b10b codec to achieve gigabit rate transceiver. Optical receiver can be used to transmit video processing strings and trans
<wzx> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] LFSR-Code

说明：wire less lan program
<suresh> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] spi25

说明：铁电SPI 读写 FPG 外挂SPI铁电存储器的读写控制代码.-FM25** SPI R/W
<wk> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] adc08831

说明：串行AD转换. 8位串行ADC输入,4次平均数输出.-8BIT SPI ADC
<wk> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] control

说明：alu code for pipeline processor
<kallu> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] DataMemory

说明：datamemory code in verilog for pipeline processor
<kallu> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] dp

说明：datapath code in verilog for pipeline processor
<kallu> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] InstMemory

说明：instruction memory code in verilog for pipeline processor
<kallu> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] digitron_driver_VHD

说明：关于easy fpga开发板的led数码管的驱动； --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,G[6:0]小数点不包括在内； -- 控制位ctrl_di
<陈伟峰> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] digitron_driver_V

说明：关于easy fpga开发板的led数码管的驱动； 此为verilog程序 --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,G[6:0]小数点不包括在内； -
<陈伟峰> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] PWM-LED

说明：根据输入电压改变pwm来调节LED输出光。-adjust PWM to dim LED according to input voltage.
<> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] mac

说明：verilog 实现乘累加器 源代码 以及测试代码 mac.v mac_tb.v-verilog Achieved by the source code and test code accumulator mac.v mac_tb.v
<keyCSky> 在 2024-11-12 上传 | 大小：1kb | 下载：0