[VHDL编程] jiafaqi

说明：数字系统设计及VHDL实践半加器与全加器源代码-half-adder and full-adder
<shiyun> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] shizhong

说明：verilog 简单时钟程序！能实现基本的时分秒走时，实验板上调时通过！-verilog clock！
<tao> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] TLV5618

说明：TLV5618 DA转换程序 怎样用Verilog语言实现。-TLV5618 DA Converter， how to use Verilog language realize it。
<郑茂> 在 2024-10-09 上传 | 大小：1024 | 下载：1

[VHDL编程] GCD1

说明：GCD算法的FSMD实现。即利用有限状态机和数据路径-GCD algorithm order which FSMD using finite state machine and data path
<mockmoon> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] fpgaad7865

说明：用FPGA控制AD7865的控制逻辑，状态机-AD7865 control logic
<刘德龙> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] jiaotongdengkongzhi

说明：十字路口的交通控制程序，主要是用verilog实现的。-Traffic Light Control
<李登科> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] Asyn_commu_cont-

说明：VHDL编写的异步通信控制器源码，实现数据的异步收发。-Asynchronous communication controller coded with VHDL.
<林琳> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] shift_reg

说明：这是一个具有多功能的移位寄存器，长度为8位。具有置位输入端，具备串并转换的功能，并在寄存器满和空时给出提示信号。是专门为SPI模块特意编写的。-This is a versatile shift register, a length of 8 bits. With the input set, with string and conversion functions, and full and empty register signal
<张建峰> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] led

说明：定义4种模式，完成跑马灯的设计要求，达到要求的四种模式。-architecture one of led is type states is(s0,s1,s2,s3) ------- signal present :states signal q1:std_logic_vector(7 downto 0) signal count:std_logic_vector(3 down
<张伟宏> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] DAC_sinewave_timer_int

说明：8051 1Khz sine wave generator. make use of DAC0808 and timer 0 interrupt. Also single led is blinked continuously.
<mshrestha789> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] vhdl

说明：实现8421BCD码转换为5421BCD码求和运算-Achieve 8421BCD code into 5421BCD code summations
<cdd> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] fenlu

说明：适合在光纤中传输，对数字信号进行解复用，具体是2:8分路器-Suitable for optical fiber transmission of digital signal solution reuse, and the concrete is 2:8 optical device
<王小小> 在 2024-10-09 上传 | 大小：1024 | 下载：0