[VHDL编程] Universal-Register

说明：Octal D-Type Register with 3-State Outputs -- Simple model of an Octal D-type register with three-state outputs using two concurrent statements.
<jgc> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] Octal-D-Type-Register

说明：Octal D-Type Register with 3-State Outputs -- Simple model of an Octal D-type register with three-state outputs using two concurrent statements.
<jgc> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] mips_core

说明：mips的一个模型,基本实现了mips处理器功能-a model for mips cpu。
<冷金喜> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] TLC2543

说明：使用Verilog实现的AD采样，很有用的！-Implemented using Verilog AD sampling, very useful!
<JAY> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] lcdDriver

说明：LCD Vhdl module controller for HD47780 driver. The program writes some data to the LCD.
<holio> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] FFT_4

说明：FFT4 Algorithm for ldpc
<Robert> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] rgb2565

说明：本程式以readfile方式，對圖檔進行修改格式，將rgb格式修改為565資料格式，可用於VGA顯示圖檔前的圖檔修改-The program to readfile way to modify the format of the drawing will be revised to 565 rgb format, data format, VGA display can be used to modify the drawing bef
<林可雲> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] rom_con_aa

说明：VERILOG 多线程控制程序，实现状态机控制ad采集-VERILOG multi-threaded control program, to achieve a state machine control ad acquisition
<张彬> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] Full_Add3

说明：full adder 3 bit test for vhdl
<Suttiwas> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] bcd_sev

说明：Code to display Seven Segment
<Patel> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] uart

说明：Uart lite vhdl descr iption with properties to evaluate performances in data transmission and reception.
<dede> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] sdfsdFifo

说明：这是一个异步fifo的Verilog 代码，该代码的功能是实现异步的first in first out-This is an asynchronous fifo in the Verilog code, the code' s function is to achieve asynchronous first in first out
<Yongjie> 在 2024-10-11 上传 | 大小：1024 | 下载：0