[VHDL编程] coder_counter

说明：增量式光电编码器计数器的FPGA实现程序,verilog3段式FSM,异步加载.-Incremental Optical Encoder counter program FPGA implementation, verilog3 struts FSM, asynchronous load.
<> 在 2025-01-17 上传 | 大小：1kb | 下载：1

[VHDL编程] Corrector_PZU_Correct

说明：hamming coder corrector
<Alex> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Modulo.vhd

说明：modulo 2 adder using for some DSP applications
<sandeep> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] CORDIC_design_digital_computers

说明：CORDIC算法设计的数字计算机，基于Verilog设计-CORDIC algorithm based on the design of digital computer, Verilog design code
<李山> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] seg7_drv

说明：seg7 LED display driver
<Geff> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] seg7_disp_test

说明：seg7 display testbench
<Geff> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] vga_ctl_640x480

说明：VGA 640x480 driver in verilog
<Geff> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] pblazeIDE_coe_example

说明：expample of picoBlazeIDE assembly of producing coe file for fpga
<Geff> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] scope_top

说明：fpga hardware based scope in verilog
<Geff> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] shuzizhong

说明：基于VHDL的数字钟的设计，本文给出了详细的代码，直接可用！-VHDL-based digital clock design, this paper presents a detailed code, directly available!
<马聪聪> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：用veriolg 语言编写的串口通讯程序，通过FPGA控制串口的通讯。-a veriog program completed on FPGA to contrlo a uart to communicaton with a computer
<dujuan> 在 2025-01-17 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_111k

说明：Clock baud rate modifier
<Bobo> 在 2025-01-17 上传 | 大小：1kb | 下载：0