[VHDL编程] StateMachine

说明：VERILOG语言，ISE13.4实现的步进电梯的状态机，可以仿真。-VERILOG language, ISE13.4 achieve step elevator state machine can be simulated.
<tom> 在 2024-11-15 上传 | 大小：203kb | 下载：0

[VHDL编程] AS-SSD-Benchmark

说明：this APP likes shit do you like you can eatand happy go fucking it -this APP likes shit do you like you can eatand happy go fucking it
<bluesffa> 在 2024-11-15 上传 | 大小：258kb | 下载：0

[VHDL编程] Camera_Logic

说明：双目视觉成像，双目视觉摄像头，3D摄像头对应的FPGA图像采集逻辑程序。1> 适用于：单目和多目视觉系统。2> 附图为双摄像头系统，应用了两条图像控制流水，源码对应图中红色的逻辑块，本人已实测代码为OK。-Imaging binocular vision, binocular vision camera, 3D camera image acquisition corresponding FPGA logic program
<陈晓亚> 在 2024-11-15 上传 | 大小：16kb | 下载：0

[VHDL编程] apb

说明：These are the files of apb verification environment. Some of them are useful as a reference for creating the other verification environment.
<Sunil Sharma> 在 2024-11-15 上传 | 大小：2kb | 下载：0

[VHDL编程] nco_sin

说明：正弦波发生器，利用quarter ii编译仿真可以产生正弦波图像-Sine wave generator, using quarter ii compile simulation can generate sine wave images
<liuyushen> 在 2024-11-15 上传 | 大小：1.45mb | 下载：0

[VHDL编程] nco-cos

说明：余弦波发生器，利用vhdl仿真软件可以产生余弦波图像-Cosine wave generator, the use of VHDL simulation software can generate cosine wave images
<liuyushen> 在 2024-11-15 上传 | 大小：1.43mb | 下载：0

[VHDL编程] dds

说明：数字频率合成器设计，可实现各种频率正弦波的生成，亲测可用-Digital frequency synthesizer designed to achieve a variety of frequency sine wave generator, pro-test available
<mr zhao> 在 2024-11-15 上传 | 大小：830kb | 下载：0

[VHDL编程] LED

说明：基于VHDL语言，利用Vivado开发的16位跑马灯-A 16-running-lights program based VHDL which is developed by vivado
<VilyZhang> 在 2024-11-15 上传 | 大小：507kb | 下载：0

[VHDL编程] FFT

说明：使用Verilog硬件描述语言实现信号处理中的FFT信号的变换-Using Verilog hardware descr iption language conversion signal processing FFT signal
<一哥> 在 2024-11-15 上传 | 大小：2kb | 下载：0

[VHDL编程] srl2pal

说明：数据流串并转换的实现方法多种多样，根据数据的排序和数量的要求，可以选用移位寄存器、RAM等来实现。对于数据量比较小的设计来说，可以使用移位寄存器完成串并转换；对于排列顺序有规定的串并转换，可以用case语句判断实现；对于复杂的串并转换，还可以用状态机实现-Serial data stream and converts a variety of implementations, according to the sort and quan
<一哥> 在 2024-11-15 上传 | 大小：18kb | 下载：0

[VHDL编程] syn_rst

说明：指定同步复位时， always的敏感表中仅有时钟沿信号，仅仅当时钟沿采到同步复位的有效电平时，才会在时钟沿到达时刻进行复位操作-Specifies synchronous reset, always sensitive to the table is just a clock edge signal only when the clock along to pick active level synchronous reset, the
<一哥> 在 2024-11-15 上传 | 大小：30kb | 下载：0

[VHDL编程] if_single

说明：所以从语法上讲，多if语句（if... if… if…）可以建模具有优先级的条件判断结构；而单if语句（if...else if…else if…）和case语句可用于建模不带优先级的条件判断。但是随着综合工具优化能力的不断增强，新型的综合工具大多时候会自动优化掉优先级结构，以减少芯片面积，提高时序性能。另外，条件结构的综合结果是否带有优先级不但取决于综合工具的类型和版本，还和目标器件或目标库有直接关系-Therefore, gramm
<一哥> 在 2024-11-15 上传 | 大小：294kb | 下载：0