[VHDL编程] IS61LV10248

说明：IS61LV10248器件的modelsim 仿真模型-IS61LV10248 Verilog model for modelsim
<wyc> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] quadrature_phase_detect

说明：verilog程序，正交鉴相算法。可用记事本打开。然后复制到Quartusii里。-The programe written in hardware discr iption languange verilog.
<yupeng> 在 2024-11-16 上传 | 大小：1kb | 下载：1

[VHDL编程] afficheur

说明：Driver d afficheur de 4 chiffres de sept segments
<wan> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] s

说明：基于VHDL的选择运算器，可以通过选择端选择加减与或四种运算，每个时钟周期刷新结果一次。注释已给出。-The choice of VHDL-based computing device, you can choose by selecting the side addition and subtraction with or four kinds of operations, the results of one per clock c
<cckaa> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] seven

说明：基于VHDL实现输入控制7段数码管的代码，分别用逻辑表达式法和真值表法实现。-VHDL-based implementation of digital control input control 7-segment code, respectively, a logical expression method and truth table method to achieve.
<cckaa> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] bi_bus

说明：基于FPGA的双向端口的开发，该方法简单易懂，便于读者理解和应用-FPGA-based bi-directional port development, the method is simple and easy to understand, easy to readers to understand and apply
<李海> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ldpc_dec

说明：hi i have uploaded the code
<sakthivel.p> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：双口RAM模块源代码（VHDL）,用于开发FPGA的双口RAM，可以直接下载到工程中使用。-Dual-port RAM module source code (VHDL), for the development of FPGA' s dual-port RAM, can be directly downloaded to the project use.
<wu> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] cic_dec_8_five

说明：CIC抽取滤波器，抽取系数8,verilog版本，用于数字下变频-CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion
<王刚> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] cic_intp_64_four

说明：4阶CIC内插滤波器，内插系数64，Verilog版本，数字下变频-4-order interpolating CIC filter interpolation factor of 64, Verilog version of the digital down-conversion
<王刚> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 11orderFIR

说明：11阶FIR数字滤波器，Verilog版本，数字下变频，适合初学-11-order FIR digital filter, Verilog version of the digital down conversion, suitable for beginners
<王刚> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLonfir

说明：FIR滤波器在VHDL中使用(顺序)PROCESS声明或者是加法器和乘法器的“组件 实例”来实现-FIR filter in VHDL use (in order) PROCESS statement or the adder and the multiplier " component instance" to achieve the
<wangYC> 在 2024-11-16 上传 | 大小：1kb | 下载：0