[VHDL编程] dice

说明：This zip file is a complete project which designed a virtual dice randomly. Besides, the random math using 8 registers to give a input to the control.
<zhangyi wang> 在 2024-10-12 上传 | 大小：286720 | 下载：0

[VHDL编程] adder32bit

说明：vhdl code for 32 bit binary addition
<annie> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] bypasscolumn

说明：VHDL CODE FOR 4 BIT BYPASS COLUMN MULTIPLIER
<annie> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] multiplier32

说明：32 BIT MULTIPLICATION VHDL CODE IMPLEMENTED IN XILINX
<annie> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] multiplier64

说明：VHDL CODE FOR 64 BIT BINARY MULTIPLICATION USING VEDIC STYLE
<annie> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] mux

说明：VHDL CODE FOR MULTIPLEXER IN STRUCTURAL STYLE MODELING
<annie> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] keyscanverilog

说明：基于DE2-70开发板的四个按键KEY0-KEY3的按键检测程序，可控制跑马灯的方向和运行-Based on the DE2-70 development board of four key KEY0- KEY3 test procedures, can control the direction of the entertaining diversions and run
<吉泽> 在 2024-10-12 上传 | 大小：420864 | 下载：0

[VHDL编程] LED_seg7

说明：基于DE2-70开发板的八个按键7段数码管的检测程序，可控制数码管刷新显示0-f等十六个字符-Based on the DE2-70 development board eight buttons seven segment digital tube detection procedures, can be controlled digital refresh pipe 0 f 16 characters
<吉泽> 在 2024-10-12 上传 | 大小：370688 | 下载：0

[VHDL编程] mux16

说明：基于DE2-70开发板的十六位乘十六位的乘法器，程序简单易懂-Based on the DE2-70 development board 16 x 16 multiplier, easy to understand
<吉泽> 在 2024-10-12 上传 | 大小：871424 | 下载：0

[VHDL编程] uartverilog

说明：基于DE2-70开发板的串口单字节收发数据程序，程序简单易懂，亲测可用-Based on the DE2-70 development board single-byte serial port to send and receive data procedures, procedures simple, test available
<吉泽> 在 2024-10-12 上传 | 大小：485376 | 下载：0

[VHDL编程] verilogvga

说明：基于DE2-70开发板的VGA接口实现程序，可在VGA屏幕上显示800*600分辨率的图像，刷新频率60Hz-Based on the DE2-70 development board VGA interface implementation procedures, can be displayed on a VGA screen images of the 800* 600 resolution, refresh rate of 60
<吉泽> 在 2024-10-12 上传 | 大小：7858176 | 下载：0

[VHDL编程] taximeter-in-verilog

说明：本程序为出租车计价器的FPGA模拟功能实现，采用verilog语言编写。具体功能详见压缩包内的说明。-This procedure is for the taximeter FPGA simulation functions implemented using verilog language. You can see descr iption of the specific function in the rar package.
<巨好人一枚> 在 2024-10-12 上传 | 大小：273408 | 下载：0