[VHDL编程] ledclock

说明：LED电子时钟控制器的VHDL语言程序设计-LED electronic clock controller VHDL Language Program Design
<lalo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] e2prwctrl

说明：EEPROM芯片读写控制器的VHDL语音程序设计-EEPROM chip to read and write controller VHDL Voice program design
<lalo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] JKdff

说明：基于VHDL语言设计的边沿JK触发器，及相应的仿真波形-VHDL language design based on the edge of JK flip-flop, and the corresponding simulation waveforms
<庞潮> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] jiajianfaqi

说明：利用VHDL语言设计的两位加减法器，设计采用BLOCK并行设计可以同时进行加法与减法运算-VHDL language design using addition and subtraction of two instruments used, designed using BLOCK parallel design can be done concurrently addition and subtraction
<庞潮> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilogobouttelephone

说明：verilog的一个电话设计的源代码，初学者和设计着可以参考-a phone designed for verilog source code, can refer to the beginners and design
<陈诺> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 4ask

说明：数字通信系统4进制振幅键控4ASK信号的调制的VHDL代码-Digital Communication Systems 4 binary amplitude shift keying modulation 4ASK signal VHDL code
<lihao> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 4fsk

说明：数字通信系统4进制频移键控4ASK信号的调制的VHDL代码-Digital Communication Systems 4 MFSK 4ASK signal modulation VHDL code
<lihao> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] cpsk_dpsk

说明：数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码-Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for
<lihao> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ad80141_intf

说明：FPGA，Verilog实现AD80141-Verilog，实现AD80141
<高波> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ca

说明：基于vhdl/verilog的gps接收机伪随机码产生程序。已经过仿真综合。-Based on vhdl/verilog of the gps receiver pseudo-random code generation process. Simulation has been integrated.
<包鼎华> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] division1

说明：基于vhdl/verilog的18位除法器程序。已经过仿真和综合。-Based on vhdl/verilog program for 18-bit divider. Has been simulation and synthesis.
<包鼎华> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] div_8

说明：八位除法器 VHDL实现 八位除法器 VHDL实现-8-Bit divider 8-Bit divider 8-Bit divider
<郑书鑫> 在 2024-11-16 上传 | 大小：1kb | 下载：0