[VHDL编程] BIN_CV_MEN

说明：可將2進位檔案 轉換成適合verilog應用的文字檔-2 into digital files can be converted to a text file for verilog applications
<Henry> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] yinbo

说明：密码锁，输入正确的密码门开，错误的密码灯亮，连续输入三次错误的密码，发出报警声，直到输入正确的密码-Password lock, enter the correct password the door opened the wrong password lights, continuous input an incorrect password three times, alarm sound, until you enter the
<殷波> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 12

说明：数字钟，能够显示时分秒，整点报时，差10秒整点时开始报时。-A digital clock that can display minutes and seconds, the whole point timekeeping, poor start 10 seconds the whole point timekeeping.
<殷波> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] rc5_dec_pre

说明：encryption with preround(state machine)
<lei> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] hdb3

说明：这是一个很全的HDB3译码的verilog程序，用于FPGA入门所用，verilog的入门很好的程序-This is a very wide of the HDB3 decoding verilog program for entry-FPGA used, verilog entry procedures for good
<xxx> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ModifyInstruction

说明：数字环路滤波器是由变模可逆计数器构成的。 该计数器设计为一个17 位可编程(可变模数) 可逆 计数器,计数范围是,由外部置数DCBA 控制-Digital loop filter is composed of variable-mode reversible counter. The counter is designed to a 17-bit programmable (variable modulus) reversibl
<xxx> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] rombcdto7

说明：rom implementing bcdtosevenseg
<Amal> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ram255x8

说明：A Basic ram structure with 256 data handling
<Amal> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ram16x8dualport

说明：A basic dualport ram
<Amal> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] bcd7seg

说明：A BCD to 7 segment circuit
<Amal> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] rom16_1_16

说明：A basic 16 by 16 ROM memory
<Amal> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder

说明：指令译码器的设计vhdl语言或者verilog HDL语言对单片机程序的处理-Instruction decoder design vhdl language or verilog HDL language processing microcomputer programs
<wvqyd> 在 2024-11-16 上传 | 大小：1kb | 下载：0