[VHDL编程] ps2.vhd

说明：vhdl ps2 interface for practical use. please send me a response.
<shai> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ALUpack

说明：The souce code is a funcional ALU
<jb_gpk> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] hardreg

说明：a simple flip flop to understand verilog code
<odranreb> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] file_io

说明：读写硬盘文件的VHDL仿真例程，该例程能够帮助FPGA设计人员读取硬盘的数据文件输入仿真环境，并且将仿真后的数据存入硬盘-test bench for reading and writing disk files
<season Li> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] mul

说明：baugh wooley multiplier with two four bit input and eight bit output
<punit> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] interface

说明：This Programe helps us to interface 8085 microprocessor to FPGA.
<RUPA KRISHNA> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD-hello

说明：VHDL syntax hello world for LCD written in VHDL MAXII evaluation board EPM1270F256C5
<soroush > 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] decode_display

说明：基于FPGA的动态数码管驱动程序，用verilog HDL语言实现。-FPGA-based digital control of dynamic drivers, using verilog HDL language.
<李哲> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] manchester_encoding

说明：用电压的变化表示0和1.规定在每个码元中间发生跳变.高→ 低的跳变表示0,低→ 高的跳变表示为1,也就是用01表示0,用10表示1.每个码元中间都要发生跳变,接收端可将此变化提取出来作为同步信号,使接收端的时钟与发送设备的时钟保持一致.-With the voltage changes that have 0 and 1. Provides that each code element transitions occurring in
<xp> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 8-bit_Alu

说明：This is a simple 8bit ALU that is coded in VHDL
<Dorkman> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] oc_i2c_master_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] SIG_1KHz

说明：任意移相方波信号产生的VHDL代码。输入任意一个的相位偏移值就都能产生与参考方波有指定相位差的同频信号。-Square-wave signal of arbitrary phase shift generated by VHDL code. Enter any one of the phase offset can be generated on a designated phase with the reference square
<wuyihua> 在 2024-11-17 上传 | 大小：1kb | 下载：0