[VHDL编程] zd

说明：我的课程设计内容的一部分 很好用的 vhdl语言 -I am a part of the content of the curriculum design using vhdl language well
<africanz> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] alu

说明：alu for verilog it s simple
<JunKim> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] task_calls

说明：task_calls for verilog
<JunKim> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] rca_32bit

说明：rca_32bit for verilog
<JunKim> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] T_uart

说明：CPLD发送模块的实现代码,设计按键检测模块，并将键值通过构造的UART发送模块发送到串口调试工具中查看。--发送格式：1位起始位+8位数据位+1位停止位=10位-CPLD implementation of the code to send the module to design key detection module, and key by constructing the UART to send the module to
<虎> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] interface

说明：单片机和CPLD的接口实现，能够实现数据的读写。-MCU and CPLD' s interface can read and write data.
<虎> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] chengxu

说明：一个分频器，一个卷积编码器的程序，都是VDHL的-A frequency divider, a convolutional encoder program, are VDHL of
<chencong> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] FINAL_OUT.VHD

说明：this is a vhdl program to test your LCD
<sreeji> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] spmem.tar

说明：Sinlge port RAM VHDL/Verilog design
<Ravi> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] hh

说明：串行输入并行输出 用vhdl语言描述的 有源代码主打色-Serial input parallel output using vhdl language to describe the main color of the source code
<吴越> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] main

说明：交通信号灯　原代码 西安交通大学　电信学院　FPGA设计课下作业-Traffic lights of the original source, Xi' an Jiaotong University School of FPGA design course telecommunication operating under the
<唐霖> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] generador

说明：code to generate a code in a fpga
<Jose> 在 2024-11-17 上传 | 大小：1kb | 下载：0