[VHDL编程] asyn_fifo

说明：异步fifo,异步的先进先出，verliog hdl代码，已经经过调试(Asynchronous fifo, asynchronous first out, verliog HDL code, has been debugged)
<高尔基海燕 > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] Read_Write_Text_File_VHDL

说明：read and write text to vhdl language
<lovers2015 > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] SPI_AD7606

说明：AD7606 SPI驱动，已实际验证，采集时间可控(AD7606 SPI driver, has been verified, the acquisition time controllable)
<time03 > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] 328 ROM module

说明：32 byte ro0n moudule implementation in vhdl code
<allia > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] a simple 4_4 RAM module

说明：a simple 4*4 RAM module implementing in vhdl
<allia > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_test

说明：通过FPGA，实现串口传输数据，并且可以支持多种不同的波特率，用EP4CE22F17芯片实现。(Through the FPGA, serial transmission data, and can support a variety of baud rates, using EP4CE22F17 chip implementation.)
<y1a2n3g4 > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] adder_4bits

说明：实现四位先行加法器的功能以及测试代码，其中adder_4bits.v为模块代码，adder_4bits—_tb.v为测试代码。还附加 部分其他加法器测试代码(Implement the function of four bit first adder and test code)
<FM姜子牙 > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] highperformance

说明：最大公约数（GCD）stein算法实现，高性能流水线实现(The greatest common divisor (GCD) stein algorithm, high performance pipeline implementation.)
<BetaGo > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] 8b10_dec.tar

说明：10-bit to 8-bit decoder
<ascensor > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] 8b10_enc.tar

说明：8-bit to 10-bit encoder
<ascensor > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC_TLC549

说明：fpga TLC549ADC驱动程序,驱动ADC模块采集电压信息(FPGA Verilog Code for TLC549 Caluc ADC Value)
<安徒小生 > 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] sim

说明：调试bcm5396，写入和读取内部寄存器功能。功能验证可以用(Debug bcm5396, write and read the internal register function. Functional validation can be used)
<qoduliag > 在 2025-02-22 上传 | 大小：2kb | 下载：0