[VHDL编程] d-Flip-Flop

说明：D flip flop and some other codes added together recomended use is adding layer not use in a single bench
<Dou> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] RAM

说明：Nios ii双口ram,用于MCU通过nios ii进行双口ram通信,verilog格式.-Nios II dual port RAM, for MCU dual port RAM communication, through the Nios II Verilog format.
<刘泽> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：Nios ii fifo,用于MCU通过nios ii进行fifo通信,verilog格式.-Nios ii fifo, for MCU FIFO communication, through the Nios II Verilog format.
<刘泽> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] binary

说明：this is for low power dsp for wireless nodes (binary tree computation)
<kirubadoni> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC_AD7366_poll

说明：Module for AD7366 ADC po-Module for AD7366 ADC poll
<Sergey> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC_AD7866_poll

说明：Module for AD7866 ADC po-Module for AD7866 ADC poll
<Sergey> 在 2024-11-19 上传 | 大小：2kb | 下载：1

[VHDL编程] spi_3_wire_master

说明：Module SPI 3 wire master
<Sergey> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] DIVIDER

说明：M进制计数器 verilog code for divider-verilog code for divider verilog code for dividerverilog code for divider
<HP> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] final-project

说明：final project- design processor
<duyphan> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Part-2

说明：part structure for lab 2
<minh> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] CLK_GEN

说明：Xilinx FPGA时钟倍频电路，使用内部全局时钟、DCM，可参数化。-Clock Generater for Xilinx FPGA
<zhang mr> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA_UART

说明：在Verilog环境下，实现多个串口的功能，支持波特率，数据位，停止位可设。-In Verilog environment, to achieve multiple serial ports, support for baud rate, data bits, stop bits can be set.
<yuanzhl> 在 2024-11-19 上传 | 大小：2kb | 下载：0