[VHDL编程] SRAM_Proj

说明：SRAM 读写VERILOG HDL源码-SRAM read and write VERILOG HDL source code
<杨先生> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] synplify_ug

说明：Synplify user s guide，很好的synplify用户手册，对综合入门很有帮助。全英文，官方资料-Synplify user' s guide, a good synplify user manual, on the consolidated entry helpful. In English, the official data
<Jasking Wu> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] MyPWM

说明：基于FPGA ALTERA EP2C5Q8208C8，自制PWM控制器，配合上位机定时器-based on FPGA ALTERA EP2C5Q，PWM controller,with MCU TIMER
<廖干洲> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] Snake

说明：Verilog, Snake game, VGA, Keyboard
<ivan> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] ALTERA_CPLD_and_FPGA_device08_09_27-

说明：第4章ALTERA的CPLD与FPGA器件08_09_27嵌入式编程系列-Chapter 4 ALTERA CPLD and FPGA devices in embedded programming series 08_09_27
<jichongyang> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] Design-and-test-verilog-hdl

说明：《设计与验证Verilog HDL》的随书光盘-Design and test Verilog HDL of CD attached with books
<胡飞飞> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] typing

说明：以通过单片机按键弹奏乐曲单片机采用打字, 喜欢VHDL的朋友可以下了看下-51 single-chip experiment with the program hope you can help, including Happy Valley decimal significant organ SCM keyboard, using the 89C52 microcontroller button to play music
<Tim Wong> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] Quartus10.0pojie

说明：licence.dat证书，用于quartus10.0的破解文件-licence.dat certificate for quartus10.0 the crack file
<liuweiwang> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] Enc_With_Punc---2011-11-28-v3.0

说明：Viterbi 译码打孔和去打孔代码, ,VERILOG 代码，自己写的，包含时钟打孔，-Viterbi Decoder With Puncture and Depuncture， Verilog Code，clock puncture ,
<> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] verilog_projects-master

说明：Multiple useful Verilog examples including a VGA controller
<bologna> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] MT9M001

说明：FPGA驱动MT9M001的verilog代码，里面还有ddr3部分将图像数据进行存储，lcd进行图像显示，里面的摄像头驱动部分很详细，大家可以多研习研习-Verilog driver MT9M001 code, which is also the DDR3 image data storage, LCD display, which drives the part is very detailed, we can learn more
<王崎> 在 2024-11-19 上传 | 大小：2.38mb | 下载：0

[VHDL编程] 基于IP核的ISE设计流程

说明：讲述了在ISE中如何通过建立ip核，使用ip核可以增加程序设计的效率。(In ISE, how to use the IP core can increase the efficiency of the program design by establishing the IP core.)
<jihan > 在 2024-11-19 上传 | 大小：2.38mb | 下载：0