[VHDL编程] ahb_slave_ssrw

说明：通过AHB总线简单访问register/RAM 的verilog 子模块 ssrw stands for simple single read write.- submodule used for simple configuration register/RAM accesses ssrw stands for simple single read write.
<genghelong> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] source

说明：4个功能模块是独立操作的。由于输出在时间上不同，在肉眼中才会看到流水灯的效果。用现实的角度去思考的话，宛如有四个局内人，无不关系，各自只是按照自己的节奏完成自己的工作。在局外人的眼中，他们如同有默契般，不需要“指挥者”也能完成任务。-led parallel countrol
<利群> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo

说明：同步fifo和异步fifo程序，含时钟同步。运用格雷码-Synchronous FIFO and asynchronous FIFO FIFO procedures, including clock synchronization. Application of gray code
<zhaohongbing> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] chaoshengbo

说明：超声波测距单元，在测距完成后在8位数码管上显示测距结果，可用于小车防撞。-Ultrasonic Ranging unit can be used for car crash
<wanzhuan> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：有防抖模块的双键数字钟，可实现时分秒调节，24小时计时。-There are double anti-shake digital clock module, minutes and seconds can be achieved when the regulation, 24-hour clock.
<刘禹韬> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] RAM_InterWave

说明：RAM 通过ip核的生成使用verilog 的编写的，可以拿来直接进行例化使用。-RAM generated by using verilog ip core prepared, can be used directly instantiated using.
<于健> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] vga_vl

说明：基于altera开发板的七段数码管显示程序，用于初学者-Altera development board based on the seven-segment LED display program for beginners
<FPGA> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] pipeline

说明：使用VERILOG實現MIPS2000的PIPELINE-Use VERILOG realized MIPS2000 the PIPELINE
<opgp> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Divider

说明：VHDL代码实现分频器设计 分频器系统时钟20万分频 上升沿触发-VHDL code Divider Design The system clock frequency divider 20 extremely Rising edge triggered
<123456789> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] decimal_divider_nr_norm

说明：- non-restoring like divider. As in Paper. -- For normalized numbers -- non-restoring like divider. As in Paper. -- For normalized numbers -------------------------------------------------------------------------
<Mahmoud> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ad7606

说明：ADC7606的驱动代码，采用verilog实现-ADC7606 driver code, using Verilog to achieve
<小云 > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] spi_flash_VHDL

说明：winbon 的芯片w25p16 驱动，使用VHDL语言，输入时钟为125M，只要稍微修改IDLE里面的跳转状态机就能跳转到各个读写，或是擦除状态。-the chip is winbon w25p16. vhdl language. the sysclk is 125m. it is easy to jump to write , read, or erase status by change idle status.
<钱愈玉> 在 2024-11-19 上传 | 大小：2kb | 下载：2