[VHDL编程] p2s_code

说明：并行输入，串行输出模块，输入的位宽在1--16位可变，包括测试平台，自己写的，绝对可用，已经通过modelsim仿真。-Parallel input, serial output module, the input bit-width of 1- 16-bit variable, including the test platform, write your own, absolutely free, Has passed the
<徐帅> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog-1602

说明：程序基于FPGAPG208芯片，使用VERILOG语言编写，实现驱动LCD1602A显示的功能。-Program based on FPGAPG208 chip, using VERILOG language, to achieve drive LCD1602A display functions.
<王远达> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] fulladder

说明： 由数字电路知识可知，一位全加器可由两个一位半加器与一个或门构成，其原理图如图1所示。该设计利用层次结构描述法，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入，并将输入的信号连接到红色LED管LEDR0,LEDR1,LEDR2上便于观察，sum,cout信号采用绿色发光二极管LEDG0,LED
<qingguozhi> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] audio_codec_controller

说明：WM8731CODEC, verilog audio codec controller wolfson wm8731 codec control design with vhdl WM8731 wolfson wm8731 audio codec vhdl-WM8731CODEC, verilog audio codec controller wolfson wm8731 codec control design with vhdl
<aslah> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] VGA_Module

说明：基于FPGA 的VGA 显示汉字，在电脑屏幕上显示汉字-Based on the FPGA VGA display Chinese characters
<李> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] mips-simple

说明：Mips veriloge code with its results
<sadegh> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] sms4_enc_engine

说明：SMS4算法加密引擎，Verilog语言-sms4 encryption engine, verilog
<Scott> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC-32

说明：一个关于32位循环冗余校验的verilog代码-A 32-bit cyclic redundancy check on the verilog code
<袁桂毅> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dpsk_m_fpga

说明：能够进行FPGA实现的DQPSK仿真程序！ -The DQPSK simulation program which can be implemented in FPGA.
<li tony> 在 2024-11-20 上传 | 大小：2kb | 下载：1

[VHDL编程] I2C_9883_60

说明：I2C配置程序，通过状态机将数据写入从机，并实现配置-I2C Configuration program, the state machine
<陈翠莹> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] qiangdaqi

说明：verilog hdl实现的三路抢答器，一个复位键，八个数码管，五个LED灯，晶振为12 MHz 采用CPLD 器件为ALTERA 的EPM7064SL-44芯片 -verilog hdl implementation of three-way Responder, a reset button, eight digital control, five LED lights, crystal is 12 MHz ALT
<李瑞芳> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] SecondDelay

说明：verilog源代码。 秒倒计时Verilog设计（倒计时秒数可设置），可根据系统时钟更改参数。 -verilog source code，to implement the second counter, with the second number as a parameter.
<李海华> 在 2024-11-20 上传 | 大小：2kb | 下载：0