[VHDL编程] da_filter

说明：DA，分布式算法的FILTER滤波器的设计，verilog设计与实现-DA, distributed algorithm of FILTER FILTER design, verilog design and implementation
<洪依> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] viterbi

说明：维特比译码，卷积编码，verilog编写，2,1,2编码-Victor than decoding, convolution code, verilog write, 2,1,2 coding
<洪依> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl--eda

说明：m 序列发生器 计数器 七段数码管显示 bcd 十六进制转换-failed to translate
<kuwait> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] fft_16

说明：16点的fft程序，入口参数为（输入数据，输出数据）-16 points of the fft program, the entrance parameters (input data, output data)
<木偶然> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] gcd2

说明：GCD算法的FSM+D实现。即利用有限状态机和数据路径分开-GCD algorithm of the FSM + D realize it is using finite state machine and data path separate
<mockmoon> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] switch_alloc

说明：基于2Dmesh的NOC路由器中交叉开关分配的设计与实现，仿真无误-Based on the NOC router 2Dmesh assigned crossbar design and implementation, simulation and correct
<MRZ> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dds

说明：dds的verilog实现 调用dds核 已经实验验证-dds 调用dds核
<王艳超> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] E-watch

说明：电子表的设计,包括正常计时模块，LED显示模块，定时报警模块，校时模块，秒表模块。-Electronic form design, including the normal timing module, LED display module, timing alarm module, timing modules, stopwatch modules.
<李炘> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] chengxu

说明：实现用PG12864LCD设计的指针式电子钟-Realize PG12864LCD pointer type design with the electric clock
<朱宏新> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] chengxu

说明：用PG12864LCD设计的指针式电子钟-PG12864LCD design with the pointer type electric clock
<朱宏新> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] FT245RW

说明：用virilog语言在quartusII下实现FPGA与FT245BL芯片通讯-realize the communication between FPGA and FT245BL.
<guoguo> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] three-value

说明：三个数值的交换，输入三个数值，使输出数值不同。-Three values ​ ​ of the exchange, enter the three values​ ​ , the output value of different
<吳信杰> 在 2024-11-20 上传 | 大小：2kb | 下载：0