资源列表

« 1 2 ... .67 .68 .69 .70 .71 3672.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程and2-and-delay

说明:using vhdl design and2 and delay
<Dung> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程4Verilog-FIFO

说明:FIFO的简单编程,该FIFO的深度为4,宽度为32,其接口类型见文件中的图标及其注释。-This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH
<孙银龙> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程mac_snist

说明:wire less mac layer implementation using vhdl
<suresh> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程gc

说明:光栅尺4倍频. QDC24 4倍频 计数. XOXY 总线读写. FILTER8 输入滤波.-24BIT COUNT
<wk> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程sin_50Hz

说明:基于FPGA的50Hz的正弦波的产生,verilog语言-FPGA-based 50Hz sine wave generation, verilog language
<王辉> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程floor

说明:通过修改宏定义,可实现任意层电梯控制,满足不同楼层的需求-Through the modification of a macro definition, can achieve any elevator control, meet different demand of the floors
<> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程shuzidianzizhong

说明:基于VHDL 数字电子钟设计(时、分、秒),有校时,分频,倒计时流水灯灯功能。-Based on VHDL VHDL-based design of digital electronic clock (hours, minutes, seconds), there is the school, the frequency, the countdown water lights lamp function.
<陈静娴> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程VHDL_BCD28

说明:vhdl code for BCD tranfer to 8 (LED light)
<qqq> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程clock--the-end

说明:多功能数字钟 24小时计时 整点报时功能 闹钟设置功能 校时 复位等-Multi-function digital clock 24 hours to strike the alarm clock on the hour function when the reset function, etc
<韩延罡> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程shizihong

说明:用VHDL语言编写数字钟的程序,实现数字钟的几个功能,如计时、校时、闹钟和整点报时-Digital clock using VHDL language programs, digital clock several functions, such as timing, timing, alarm and hourly chime
<小西> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程all_MedFilter_VHDL

说明:本文介绍了中值滤波算法的FPGA详细实现,很详细,很全-This article describes the median filter algorithm to achieve the FPGA detailed, very detailed, very full
<杨遥> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程FPGApabiao

说明:fpga跑表例子Altera DE2 quartus60-fpga Altera DE2 quartus60
<范梁> 在 2024-11-20 上传 | 大小:2kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 3672.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org