[VHDL编程] adder

说明：cpld/fpga常用加法器设计的verilog程序-cpld/fpga common adder Verilog design procedures
<陈臣> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：I2C的VHDL源码，从机模式，编译通过。-I2C the VHDL source code, from the mode, the compiler through.
<hou dong> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd

说明：改VHDL程序通过简单算法实现 宫殿显示 可供初学者参考，极有价值！-VHDL procedures changed through a simple algorithm for beginners palace show reference, very valuable!
<suntao> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] 6tapFIR

说明：6阶FIR+verliog+分布式算法（DA）-6 bands FIR+ Verliog+ Distributed Arithmetic (DA)
<zs> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] 1eda0085-fd56-4ea7-bc6a-c598493929b5

说明：VHDL在SOURCEINSIGHT的插件-VHDL in SOURCEINSIGHT plug-ins
<一剑客> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] divide

说明：除法器-Divider
<wangzhide> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] fpga-fredivn

说明：
<libing> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] rc5_enc

说明：rc5的encryption,带state machine，一共四种状态st_idle,st_ready,st_round_op,st_pre_round-RC5 of encryption, with state machine, a total of four state st_idle, st_ready, st_round_op, st_pre_round
<laSiA> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] inverter

说明：rc5的decryption，同样带state machine，同样有四个状态-RC5 of decryption, with the same state machine, the same four state
<laSiA> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] c16_multiple

说明：精通verilog HDL语言编程源码之2--常用乘法器设计-Proficient in verilog HDL source language programming of 2- Common Multiplier
<李平> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] c22_FIFO

说明：精通verilog HDL语言编程源码之8——异步FIFO设计-Proficient in language programming verilog HDL source of 8- Asynchronous FIFO Design
<李平> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] OPERATION_UNIT

说明：本程序为加密芯片内部加密运算单元部分，包括32位减法器、移位寄存器、加/减法器、寄存器等，对密码芯片运算部分设计具有一定指导意义-The procedure for encryption chip unit internal encryption algorithms, including 32-bit subtraction, and shift register, add/subtraction, and register and
<zhaohongliang> 在 2025-02-27 上传 | 大小：2kb | 下载：0