[VHDL编程] Loadshedding

说明：This is a project using FPGA for implementing the preferential loadshedding schemes.
<Md. Shariful Islam> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] ps2_keyboard

说明：verilog 的PS2键盘操作程序，已在开发板验证，绝对可用-verilog for PS2
<hehehaha2014> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] usb_device

说明：verilog 的USB 设备访问程序，已经验证-verilog for usb device
<hehehaha2014> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] iBoard_TFT_Driver_SRC_V1.00

说明：iboard 4.3寸 480*272 tft CPLD驱动代码 基于verilog 可直接使用STM32 FSMC控制-iboard 4.3 inch 480* 272 tft CPLD driver code based on verilog. it can directly use STM32 FSMC bus control this driver
<阿斯顿> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] UART-Verilog-source

说明：Verilog编写UART串口例程，实现FPGA与上位机串口通信，利用ASCII码进行大小写转换，在Xilinx Virtex-5开发板测试通过-UART serial routines written in Verilog, FPGA serial communication with the host computer using the ASCII code case conversion, in the Xilinx Virte
<charley> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] Digital-display

说明：数码管显示实现代码 共阳极显示 从0-F十六进制显示-Digital display implementation code Common anode display From 0-F hexadecimal display
<123456789> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] frequency

说明：verilog编写的双量程频率计及仿真测试程序，采用500MHz系统时钟-verilog prepared dual-range frequency meter and simulation test program, using 500MHz system clock
<薛思洋> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog-RS232

说明：本程序是在FPGA里面模拟RS232串口，并在已调试成功。-This procedure is simulated in FPGA RS232 serial port, and in the debugging success
<yz> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] camera-code-fpga

说明：一个简单的摄像机代码，通过fpga控制，通过vga显示到显示屏上-A simple camera code, through fpga control, displayed on the screen via vga
<王炎杰> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] PLL_50M_100M_24M

说明：FPGA的锁相环文件，已在DE2上实测，可用。-PLL have been measured in DE2 board, available
<张平安> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_slave

说明：I2c slave 16 bit data verilog 代码-i2c slave verilog code
<jimmy> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] f_adder

说明：利用VHDL的语言，实现考虑进位的全加器，该程序带中的加法器带有使能端，可以更好地实现所需功能。-Using VHDL language to achieve considering the carry bit full adder, the program with the adder with Enable, can better achieve the desired function.
<蒋欧> 在 2025-01-21 上传 | 大小：3kb | 下载：0