[VHDL编程] huffman

说明：用verilog硬件语言实现了动态huffman编码，能够压缩字符串文件，展示了硬件的压缩率-Using verilog hardware descr iption language to achieve a dynamic huffman coding to compress the string file, showing the hardware compression rate
<张龙> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] fir128

说明：Discrete-Time FIR Filter, Filter length - 128, Number of Multipliers - 8, Number of States - 8.
<siv> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] stop_clock

说明：this is working code on Altera DE2 board , with Switches
<shobhit> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] ps2_vga

说明：ps2 vga for verilog Altera de2
<Primavera Arguelles> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] pidviaVhdl

说明：VHDL实现PID发动机转速控制,内置程序说明，一目了然-VHDL realize PID control engine speed, built-in program instructions at a glance
<焱斐然> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] alexander

说明：Alexander phase detector and simulation objects.
<nightmist> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] module-display

说明：数码管显示1234，通过调整开关决定数码管显示顺序为1234或4321.-Digital display 1234, by adjusting the switch determines the order of the digital display 1234 or 4321.
<yumiao> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS

说明：主要现实FPGA中TLV5618模块，学习将模拟电流信号转化为数字信号，并且显示到数码管，本程序范围0-5V-TLV5618 major reality in the FPGA module, learning the analog current signal into a digital signal, and the digital display, the program range 0-5V
<李勇> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] cl_rx

说明：cameralink总线接口代码，用于接收cameralink协议传输的图像数据。从芯片随路时钟域切换到系统时钟域。 做cameralink接口相关的图像采集系统可以参考。其中的ram是lattice工具生产的。-cameralink bus interface code for the image data receiving cameralink protocol transmission. Switching chip cloc
<hj> 在 2025-01-21 上传 | 大小：3kb | 下载：1

[VHDL编程] UART

说明：General purpose UART written in Verilog Libero core generator.-General purpose UART written in Verilog Libero core generator.
<roob> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] RX_ASYNC_for_module_UART

说明：Rx Async for module UART written in Verilog Libero Designer core generator.-Rx Async for module UART written in Verilog Libero Designer core generator.
<roob> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] sixuanyi

说明：该程序主要是用VHDL编程来实现四选一的电路设计，并可在此基础上修改。-This program is mainly used VHDL programming to achieve one of four selected circuit design, and can be modified on this basis.
<谭莉> 在 2025-01-21 上传 | 大小：3kb | 下载：0