[VHDL编程] AXI_Master_FSM

说明：AXI Master, is implement with FSM
<iii ggg> 在 2025-01-21 上传 | 大小：3kb | 下载：1

[VHDL编程] serial_multiplier

说明：Module for Sequential multiplier in verilog
<uma> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] Common-adder-design-fpga

说明：常用加法器设计,用FPGA实现，任何版本都能实现-Common adder design
<吴敏> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] src

说明：32位加法器,verilog HDL，初级用，-32-bit adder, verilog HDL
<ginlee> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] PS_interface_keyboard_driver

说明：基于Verilog hdl的ps接口的键盘驱动程序。-Ps interface based on Verilog HDL keyboard driver.
<刘邦> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] c_motor

说明：vhdl实现的直流电机控制器 通用程序 对不同fpga/cpld，可能需要修改部分源代码。-vhdl to DC motor controller General Procedure Different fpga/cpld, may need to modify some of the source code.
<李时针> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] liushuidengyouyi

说明：此程序是用vhdl语言描写的流水灯程序，功能是流水灯左移-This procedure is used in light water vhdl language to describe the program, the function is left light water
<魏银玲> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：这是一个8位串口收发数据的源码，每个模块都有详细的源码-This is an 8-bit serial data transceiver source, each module has a detailed source
<吴超> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] I2c

说明：这是一个I2c源代码，通过数码管显示通信的数据-I2c which is a source code display by a digital data communication
<吴超> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] JIAOTONGDENG

说明：用VERILOG实现 交通灯控制，且运行正确，希望有帮助-Use VERILOG implementation traffic light control, and operation right, hope to have help
<jenny > 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] adder

说明：硬件实现的高速并行加法器，包括仿真使用的代码和case-high speed adder and test case
<susu> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] cam_generic_8s

说明：verilog 开发实例 无线通 信网络-verilog examples of the development of wireless communication networks
<鹧鸪天> 在 2025-01-21 上传 | 大小：3kb | 下载：0