资源列表
[VHDL编程] LabA1Design1
说明:设计求两数之差的绝对值电路:电路输入aIn、bIn为4位无符号二进制数,电路输出out为两数之差的绝对值,即out=|aIn-bIn|。要求用多层次结构设计电路,即调用数据选择器、加法器和比较器等基本模块来设计电路。-Design for the number two absolute value of the difference between circuits: circuit input aIn, bIn a 4-bit uns<Peter> 在 2025-01-21 上传 | 大小:3kb | 下载:0
[VHDL编程] mcp2510_13.3
说明:this file function is to driver the chip of MCP2510<赵剑鹏> 在 2025-01-21 上传 | 大小:3kb | 下载:0
[VHDL编程] ANALYSIS-OF-FULL-ADDER
说明:DEscr iptION OF FULL ADDER<nirali> 在 2025-01-21 上传 | 大小:3kb | 下载:0
[VHDL编程] ANALYSIS-OF-ALL-GATES
说明:ANALYSIS OF ALL GATE-ANALYSIS OF ALL GATESS<nirali> 在 2025-01-21 上传 | 大小:3kb | 下载:0
[VHDL编程] fir_128factor
说明:使用verilog 编写的128阶低通滤波器,抽头系数可调。-Prepared using verilog-order low-pass filter 128, the tap coefficients adjustable.<王尼玛> 在 2025-01-21 上传 | 大小:3kb | 下载:0
[VHDL编程] uart-to-GPIO.vhd
说明:-- Filename ﹕ uart.vhd -- Author ﹕ZRtech -- Descr iption ﹕串口接收与发送程序 -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证-- 程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位-- 8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,<hj> 在 2025-01-21 上传 | 大小:3kb | 下载:0
[VHDL编程] 17_usb_device
说明:Ch376控制器的控制程序,用于完成USB接口-Ch376_controller code by Verilog,used in USB communication<苏羽金> 在 2025-01-21 上传 | 大小:3kb | 下载:0