[VHDL编程] filter_signed_and_unsigned

说明：FIR滤波器的verilog语言实现（输入为8bit有符号以及无符号两种，滤波器为8阶，截止频率约在6*pi/7）-FIR filter verilog language (input 8bit signed and unsigned are two 8-order filter cut-off frequency is about 6* pi/7)
<范慧敏> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] ad9889b_ctrl

说明：AD9889B配置程序 支持CSC 支持EDID解析 支持热插拔-AD9889B configuration program supports hot-swappable CSC supports EDID resolution
<sunisi2008> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] iic_88091

说明：实现88091驱动 带iic驱动 可以通过网管控制盘 通过IIC更新配置参数-Achieve 88,091 iic driver can drive belt through the network control panel update configuration parameters through the IIC
<sunisi2008> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] conunt

说明：eda电子钟计时模块的实现 eda电子钟计时模块的实现 eda电子钟计时模块的实现-eda count eda count eda count eda count eda count eda count eda count eda count
<yuchen> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] fpgaaverilogamaxamin

说明：verilog 编写的比较最大值最小值得的程序，而且能够求出最大最小值在ram中存储的位置，测试通过下载即用-Comparison of the maximum write verilog smallest worthwhile program, and minimum and maximum values ​ ​ can be obtained is stored in ram position, the test
<> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] PFGA-frequency--

说明：用FPGA实现高频高精度的外部频率检测，并用1602液晶屏显示频率，用Cyclone II EP2C35F672C8N 型号的FPGA 可实现检测高达1.5M HZ的输入频率，对应的精度只有百分之0.5。-Using FPGA to realize external frequency detection with high frequency and high precision,and use 1602 LCD screen di
<男哥> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：uart source code using vhdl
<samred> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] 12-Flashing_LED

说明：采用低级建模方式编写的任意可控流水灯程序，程序本身不难，主要是描述建模思想供大家学习-Using low-level modeling approach to the preparation of any controllable light water program, the program itself is not difficult, mainly descr iptive modeling idea for everyone
<xueyuan> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] sub86_latest.tar

说明：x86 cpu的verilog 源码，欢迎下载使用。 x86 cpu的verilog 源码，欢迎下载使用。-x86 cpu s verilog source code, welcome to download. x86 cpu s verilog source code, welcome to download. x86 cpu s verilog source code, welcome to download.
<dodoo123> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] mmuart_latest.tar

说明：uuart 串口的verilog 源码实现，欢迎下载使用. uart 串口 verilog-uuart serial verilog source implementation, welcome to download
<dodoo123> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_reg

说明：用verilog实现的一个从机的I2C通信模块，测试通过可用，已经在项目用的了！-Using verilog achieve a slave I2C communication module, the test is available, has been used in the project!
<linhanxiong> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] SRAM6bit

说明：sram 6bit仿真模型，verilog编写-sram 6bit simulation model, verilog prepared
<> 在 2025-02-02 上传 | 大小：3kb | 下载：0