[VHDL编程] musicplayer

说明：利用FPGA开发板做的音乐播放器，可以播放四首简单的歌曲，通过外接耳机即可收听-Using FPGA development board to do a music player that can play four simple song, you can listen through external headphones
<吴佳祥> 在 2025-01-21 上传 | 大小：43kb | 下载：0

[VHDL编程] final

说明：实现16阶的fir滤波器，分模块例化并且最终以原理图的形式实现并仿真-Fir filter stage 16, sub-module instantiation and eventually realized in the form of schematics and simulation
<唐江平> 在 2025-01-21 上传 | 大小：1.25mb | 下载：0

[VHDL编程] crc-16b-parallel

说明：CRC generator in verilog hdl
<Srikanth> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：uart transmitter module in verilog hdl
<Srikanth> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：receiver module of uart protocol in verilog hdl
<Srikanth> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] movingobj

说明：moving object tracking on fpga
<Srikanth> 在 2025-01-21 上传 | 大小：4.79mb | 下载：0

[VHDL编程] Digital-competition-responder

说明：数字式竞赛抢答器的VHDL程序及实验报告，本抢答器是最多可容纳5位参赛者的数字式抢答器，在QUARTUS II平台中进行了仿真-VHDL procedures and lab reports Digital contest Responder, the Responder is for up to five contestants digital Responder, a simulation platform in QUARTUS I
<zhangling> 在 2025-01-21 上传 | 大小：113kb | 下载：0

[VHDL编程] LCD_clock

说明：FPGA秒表，LCD1602显示,就是简单的有个暂停键，按一下开始再按一下暂停-FPGA stopwatch, LCD display
<jun> 在 2025-01-21 上传 | 大小：4kb | 下载：0

[VHDL编程] shift-register-

说明：含同步预置功能的右移移位寄存器设计Verilog设计-Verilog right shift
<王枫> 在 2025-01-21 上传 | 大小：300kb | 下载：0

[VHDL编程] RS232code

说明：串口通信VHDL代码，经过调试运行正常，采用ISE13.4编写-Serial communications VHDL code, after debugging and running properly, using ISE13.4 write
<段彦亮> 在 2025-01-21 上传 | 大小：9kb | 下载：0

[VHDL编程] fft-IPcore

说明：verilog编写，基于ISEfft的ip核研究，数据生成采用matlab，有仿真截图-verilog written, ip nuclear research ISEfft based on data generated using matlab, there are simulation screenshot
<段彦亮> 在 2025-01-21 上传 | 大小：6.48mb | 下载：0

[VHDL编程] key_led

说明：基于xilinxFPGA测试通过，按键消抖动，verilog编写，控制流水灯-Based xilinxFPGA test, the key jitter elimination, verilog prepared to control water lights
<段彦亮> 在 2025-01-21 上传 | 大小：1kb | 下载：0