[VHDL编程] FPGA-SD-COMMUNICATION

说明：基于QUARTUSII软件 实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信 所用语言位verilog HDL-QUARTUSII software implementation based on FPGA (ATERA CYCLONE II series) with SD Card SD mode digital communication language verilog HDL
<chenbinjie> 在 2024-11-19 上传 | 大小：4.83mb | 下载：0

[VHDL编程] solutions_manual

说明：数字系统设计与VHDL（第二版）Charles H.Roth, Jr.Lizy Kurian John著 金明录 刘倩译-solutions manual to digital systems design using vhdl, second edition
<王杰> 在 2024-11-19 上传 | 大小：4.83mb | 下载：0

[VHDL编程] jianpan

说明：用FPGA单片机软核实现键盘扫描，键盘为4X4矩阵键盘，输入相应键值，用数码管显示-keyboard
<> 在 2024-11-19 上传 | 大小：4.84mb | 下载：0

[VHDL编程] VerilogHDL

说明：详细介绍了VeriLog HDL语言的使用，从易到难，非常容易上手-Described in detail about VeriLog HDL language , from easy to difficult, very easy to learn
<朱晴> 在 2024-11-19 上传 | 大小：4.83mb | 下载：0

[VHDL编程] TEST_V5_MAC

说明：XILINX ML507开发板的网口信,microblaze, TEST_V5_MAC-XILINX ML507 development board network port communications,microblaze,TEST_V5_MAC
<夏冰> 在 2024-11-19 上传 | 大小：4.84mb | 下载：0

[VHDL编程] PipelineCPU

说明：用Verilog HDL语言或VHDL语言来编写，实现多周期CPU设计。能够完成以下二十二条指令。（均不考虑虚拟地址和Cache，并且默认为大端方式）： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, im
<徐帆> 在 2024-11-19 上传 | 大小：4.84mb | 下载：0

[VHDL编程] DE2_115_SD_CARD

说明：altera 官方开发板DE2的SD卡源码，里面有详细的nios平台下的FAT32文件格式，并可以对SD操作-source of altera official development board DE2 for SD card , there are detailed FAT32 file format and read-write to SD on the nios platform
<王雨曦> 在 2024-11-19 上传 | 大小：4.83mb | 下载：0

[VHDL编程] FPGA-DDS

说明：基于FPGA的DDS实现QuartusII工程和论文-Based on the FPGA DDS QuartusII project and paper
<左向利> 在 2024-11-19 上传 | 大小：4.84mb | 下载：0

[VHDL编程] IC035os142_min_minuse

说明：数字电路设计，基本单元逻辑综合库，Worsst case 负温度，极端条件库，可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case negative temperature, extreme conditions, libraries, available dc_shell enviro
<Ou> 在 2024-11-19 上传 | 大小：4.84mb | 下载：0

[VHDL编程] TimeClock

说明：能够在max3上显示24小时，并且具有定时功能，能够设定闹钟，具有正点报时-Max3 can display 24 hours, and has a timer function, be able to set the alarm, with punctual timekeeping
<段军> 在 2024-11-19 上传 | 大小：4.83mb | 下载：0

[VHDL编程] DE2_ControlPanel_V2.0.1

说明：de2 Cyclone® II 2C35 FPGA 最新版 控制面板-de2 Cyclone® II 2C35 FPGA control pad
<黄乐> 在 2024-11-19 上传 | 大小：4.84mb | 下载：0

[VHDL编程] AD9512_ISE

说明：AD9512提供多路输出时钟分配功能，输入信号最高可达1.6 GHz。它具有低抖动和低相位噪声特性，能够极大地提升数据转换器的时钟性能。(AD9512 provide multiplexed output clock distribution function, the input signal of up to 1.6 GHz.It has a low jitter and low phase noise characteristic
<小黄a小黄蛋 > 在 2024-11-19 上传 | 大小：4.83mb | 下载：0