[VHDL编程] lianxi3_clock

说明：这是一个时钟用vhdl写的时钟程序，具有时钟调整功能-This is a clock program using vhdl to write clock, a clock adjustment function
<cai> 在 2024-11-19 上传 | 大小：4.91mb | 下载：0

[VHDL编程] zhuti1

说明：美国xilinux公司2009年的培训教程，该部分为第一部分-U.S. xilinux company training course in 2009, the first part of this section
<gupingping> 在 2024-11-19 上传 | 大小：4.92mb | 下载：0

[VHDL编程] fir-and-iir

说明：FPGA关于数字滤波器设计,FIR的FPGA实现及其Quartus与MATLAB仿真-FPGA on the digital filter design, FIR s Quartus FPGA Implementation and Simulation with MATLAB
<方明> 在 2024-11-19 上传 | 大小：4.91mb | 下载：0

[VHDL编程] FIFO_test

说明：EP2S90 与 TMS320C6727 进行32位通信时读写FIFO的程序，测试完美通过-EP2S90 read FIFO is performed with the TMS320C6727 32-bit communications program, a perfect test by
<fengdasa> 在 2024-11-19 上传 | 大小：4.92mb | 下载：0

[VHDL编程] pg054-7series-pcie

说明：赛灵思 7系列pcie设计，官方参考资料-xilinx 7 series FPGA PCIe design， reference
<凯一> 在 2024-11-19 上传 | 大小：4.91mb | 下载：0

[VHDL编程] EDAandVHDL1

说明：包含本系列第一部分内容，详细介绍了FTGA、CPLD、VHDL的概念和CPLD硬件特性与编程技术 -The first part of this series contains a detailed descr iption of the FTGA, CPLD, VHDL concepts and CPLD hardware features and programming techniques
<周宏豪> 在 2024-11-19 上传 | 大小：4.92mb | 下载：0

[VHDL编程] phyjingjian

说明：通过fpga对phy芯片88e1111进行控制，可改变工作模式，传输速度等。-By fpga control of phy chip 88e1111 can change the working mode, the transmission speed.
<wanzhuan> 在 2024-11-19 上传 | 大小：4.91mb | 下载：0

[VHDL编程] project_1

说明：单车测速仪，利用霍尔效应原件测出一定时间内车轮转过的周数，从而计算得到速度。并在数码管上显示-Bicycle speedometer, the original use of the Hall effect to measure the number of weeks the wheels turn within a certain time, so that the calculated speed. And displayed on
<李平> 在 2024-11-19 上传 | 大小：4.92mb | 下载：0

[VHDL编程] dds_generater

说明：波形发生器，可以生成正弦波、三角波、方波、锯齿波；可以选择输出频率和幅度，基于DDS设计，verilog和QuartusII开发-Waveform generator can generate sine, triangle, square wave, sawtooth wave you can the output frequency and amplitude, DDS-based design, verilog and deve
<zhang> 在 2024-11-19 上传 | 大小：4.92mb | 下载：0

[VHDL编程] BASYS-3-Artix-7

说明：使用BASYS 3 Artix-7 FPGA设计数字系统和数字逻辑的VHDL代码-VHDL code for designing digital systems and digital logic using the BASYS 3 Artix-7 FPGA
<骆扬> 在 2024-11-19 上传 | 大小：4.92mb | 下载：0

[VHDL编程] AdlER

说明：some thing is very off about this
<Benten > 在 2024-11-19 上传 | 大小：4.93mb | 下载：0

[VHDL编程] rom_test

说明：基于SPARTAN6 的ROM读写内容，Verilog语言，完整工程(SPARTAN6 based ROM reading and writing content, Verilog language, complete engineering)
<天上是人间> 在 2024-11-19 上传 | 大小：4.93mb | 下载：0