[VHDL编程] motor_PWM_Verilog

说明：直流电机的verilog hdl 代码，适合初学者参考-DC motor verilog hdl code, suitable for beginners reference
<黄涛> 在 2025-01-16 上传 | 大小：4.8mb | 下载：0

[VHDL编程] usb-blaster

说明：FPGA的jtag下载线，适用于Actel系列。-FPGA-jtag download cable for Actel series.
<小熊> 在 2025-01-16 上传 | 大小：4.8mb | 下载：1

[VHDL编程] exp_micro_s

说明：自己在QuartusII9.1及Modelsim新版本中完成的microsequencer实例的工程文件。 1.echo uart,接收rx_data,再回复！ 2.运行时请注意完整路径： D:\EXP\EXP_SOPCbuilder\exp_micro_s 3.UART数据输入问题？ 3.1 MODELSIM中w完信号后，run/restart一次。 3.2 设置clock=20ns。
<zh> 在 2025-01-16 上传 | 大小：4.81mb | 下载：0

[VHDL编程] niosII-buildaDebug

说明：QuartusII niosII工程的建立，及Debug的使用方法及注意事项。-The establishment of the QuartusII niosII engineering and the use of the Debug methods and precautions.
<张晓瑞> 在 2025-01-16 上传 | 大小：4.81mb | 下载：0

[VHDL编程] udp_ip_stack_latest.tar

说明：UDP-IP stack with verilog hdl language from opnecores.org
<asdtgg> 在 2025-01-16 上传 | 大小：4.8mb | 下载：0

[VHDL编程] No.2DDS

说明：用Verilog HDL实现DDS信号发生器。-DDS signal generator using Verilog HDL.
<Frank Chen> 在 2025-01-16 上传 | 大小：4.79mb | 下载：0

[VHDL编程] Verilog-HDL-Synthesis-=

说明：Verilog HDL Synthesis A Practical Primer-failed to translate
<吴朕> 在 2025-01-16 上传 | 大小：4.8mb | 下载：0

[VHDL编程] leap1

说明：基于quartusII软件的闰年判断器的实现，运用vhdl语言描述-Software leap judgment based quartusII the realization, using vhdl language descr iption
<很重要> 在 2025-01-16 上传 | 大小：4.79mb | 下载：0

[VHDL编程] SDRAM

说明：FPGA上实现SDRAM初始化及控制源程序-Implemented on FPGA SDRAM initialization and control source
<李丽> 在 2025-01-16 上传 | 大小：4.8mb | 下载：0

[VHDL编程] movingobj

说明：moving object tracking on fpga
<Srikanth> 在 2025-01-16 上传 | 大小：4.79mb | 下载：0

[VHDL编程] Mentor-Graphic-Tutorial.pdf

说明：mentor graphic 说明书2009版，英文教程，非常详细，版本较新-mentor graphic manual version 2009
<Jeff> 在 2025-01-16 上传 | 大小：4.8mb | 下载：0

[VHDL编程] cy4ex14

说明：超声波测距，包括分频模块均值滤波模块计算距离模块-verilog fpga
<姜晓明> 在 2025-01-16 上传 | 大小：4.8mb | 下载：0