[VHDL编程] uart

说明：基于FPGA的uart控制器，波特率可选，VHDL编程，Quartusii 6.0 平台，vhdl语言编程-FPGA-based UART controller, an optional baud rate, VHDL programming, Quartusii 6.0 platform, vhdl language programming
<吕常智> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] x3uart

说明：学习UART知识，经典UART程序，通用异步收发器设计的vhdl语言-UART study of knowledge, classical UART procedures, UART VHDL design language
<xzq> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] MIT_Press_Circuit_Design_With_VHDL

说明：Programming for VHDL
<RYury> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] dds_9760_OK

说明：ＤＤＳ信号源程序，用ＶＨＤＬ编的。里面可用拨码开关选择相应的功能：ＦＭ，ＡＳＫ，ＰＳＫ，ＡＭ（这一点实现的不是很好），但其它的很好。频率可达２５Ｍ-DDS signal source, for the use of VHDL. DIP switch which can be used to select the appropriate function: FM, ASK, PSK, AM (This is not to achieve
<李逵> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] clk_div

说明：ＦＰＧＡ　Ｖｒｉｌｏｇ　ＨＤＬ　分频器　输入３３ＭＨＺ　，输出１ＫＨＺ－５０ＨＺ-FPGA Vrilog HDL divider input 33MHZ, output 1KHZ-50HZ
<魏杰> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] lab1-lab3

说明：XILINX EDK中三个简单的实例！有PDF详细说明-XILINX EDK in three simple examples! A PDF details
<zyb> 在 2025-01-16 上传 | 大小：4.87mb | 下载：0

[VHDL编程] Circuit-Design-with-VHDL

说明：it is usful book for VHDL
<samar> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] CycloneIII_EP3C40F780C8_25_USB2_Test

说明：SOPC,CycloneIII系列芯片EP3C40F780C8，NIOS II IDE,USB 2.0 c测试实验代码 -SOPC,CycloneIII，EP3C40F780C8，NIOS II IDE, USB2.0 code
<leiyitan> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] hsk4571_clock

说明：数字时钟 VHDL实现，可调节时分秒，在QUATTUS||9.0下编写，可在9.0及以上版本运行并下载，芯片为Altera的Cyclone3 EP3C8T1-Digital clock VHDL realization, minutes and seconds can be adjusted in QUATTUS | | 9.0 under preparation, can be run in the 9.0 and above ver
<hongsk> 在 2025-01-16 上传 | 大小：4.87mb | 下载：0

[VHDL编程] DDS-SU

说明：本程序采用了FPGA来控制DDS，采用并行方式，时序配置正确，成功地控制了DDS。可以作为初学者的参考。-DDS can produce all types and frequency and various amplitude modulated signals, but also to ensure the continuous phase, so it is widely used, but there may be doubt
<东方泓> 在 2025-01-16 上传 | 大小：4.87mb | 下载：0

[VHDL编程] pulse_generation

说明：一个小的激光驱动电路，调用PLL锁相环，可以产生不同脉宽，实现占空比可调-Pulse generation, Verilog written. Though simple, but I hope you will help
<吕龙舟> 在 2025-01-16 上传 | 大小：4.86mb | 下载：0

[VHDL编程] Chapter_9

说明：E9_1_DPSKSignalProduc,FPGA实现的滤波器书的配套程序-E9_1_DPSKSignalProduc, FPGA realize filter book supporting program
<磊> 在 2025-01-16 上传 | 大小：4.87mb | 下载：0