[VHDL编程] uart_0910

说明：uart串口传输的verilog RTL级源码，已通过仿真验证。文件主要包含发送、接受位处理，发送、接受字节帧处理，对学习串口通信的朋友很有帮助-uart serial transmission verilog RTL-level source code has been verified by simulation. File mainly contains the send, receive digital processing,
<*> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] bitadder

说明：verilog code for 4 bit adder
<sandeep> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] 4x2_priorityencoder

说明：verilog code for priority encoder
<sandeep> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] chap9

说明：用assign 语句描述的三态门，三态双向驱动器，3-8 译码器，8-3 优先编码器-With the assign statement describing the three-state gate, three-state bi-directional drive, 3-8 decoder ,8-3 priority encoder, etc.
<chencong> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] mt48lc4m32b2.v

说明：SDRAM VHDL/Verilog simulation model
<Ravi> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] PROJECT

说明：这是LVDS的测试源文件，经运行后正确。-this is a lvds Programme.
<yuedongxu> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] QuartusII_Warning_analyse

说明：quartus2警告信息解决办法补充说明。 -quartus2 warning message solution supplement. quartus2 warning message solution supplement.
<龙也> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] count

说明：实现各种计数器的vhdl的实现方法,经过验证-many count
<倪彦> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] UART

说明：实现异步串口,异步串口的收发.已经通过验证.-UART
<倪彦> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] Q

说明：制作一个锁存器,常用于地址的所存,上升沿触发-DtoQ
<倪彦> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] nco

说明：基于DSP builder搭建的DDS模块，可以用在数字下变频中的NCO等-Based on DSP builder to build the DDS module can be used in digital down-conversion of the NCO, etc.
<郑程> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] iCACHE

说明：用VHDL写的数据cache，基于Verilog版本改编过来-To use VHDL to write the data cache, based on the Verilog version of the adaptation over
<赵元杰> 在 2025-02-05 上传 | 大小：7kb | 下载：0