[VHDL编程] fft_verilog

说明：FFT IP core 源码 状态控制机-FFT IP core
<chris> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] dct

说明：用vhdl语言来实现了dct离散余弦变换-With VHDL language to achieve the optimal discrete cosine transform
<yaxin324> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] dram_cntl

说明：DRAM Controller verilog file
<sachin> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] Xilinx_XUP_V2P

说明：Please read your package and describe it at least 40 bytes in English.
<manoj> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] digital_lock

说明：Verilog code for digital combinational lock //BCAC – Unlock sequence //wrong sequence –alaram goes on and goes off only after pressin another 4 wrong buttons. //once the lock is open ,we can close the lock by press
<deepa> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] cy7c1371c_vhdl_10

说明：cy7c1371c ZBT SRAM 的仿真模型，VHDL编写。-the simulate model of cy7c1371c,VHDL language.
<Tangyao> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] 1

说明：串并滤波器(FPGA源码),基于QuartusII开发设计实现的串并滤波器.-String and filter (FPGA source code), based on the achievement of development and design of QuartusII and filter string.
<南才北往> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] ImplementLUT-baseFIRFilterwithVHDL

说明：用VHDL语言实现查找表方法有限冲击响应滤波器-VHDL language used lookup table method to achieve finite impulse response filter
<贺欧> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] SRAM_controller

说明：asynchronus SRAM controller
<Vijay Baraiya> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] cordicDDS

说明：Cordic算法实现DDS的Verilog 源码,14位精度，非常实用的。-DDS algorithm Cordic the Verilog source code, 14-bit accuracy, very practical.
< 王王> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] seqdet

说明：Verilog编写的有限状态机的程序，实现对一二进制序列的检测，该有限状态机提供8个状态的，可以任意修改，作为测试。-Verilog written procedures for finite state machines to achieve the detection of a binary sequence, the finite state machine with 8 states, and can be freely mod
<大安> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] de2vga

说明：DE2 VGA控制代码，de2上控制VGA-DE2 VGA control code, de2 to control VGA
<panchao> 在 2025-02-05 上传 | 大小：7kb | 下载：0