[VHDL编程] cfq8

说明：VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的-VHDL language is very practical 8-bit multiplier is absolutely correct language after simulation
<网保> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] vhdl

说明：vhdl 范例，很多程序，来源于软件内部-vhdl example
<albertfei> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] vhdl

说明：抢答器里的基本原程序,抢答模块，计时器电路JSQ的VHDL源程序，译码器电路YMQ的VHDL源程序-VHDL
<ymy> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] SPWM

说明：VHDL采用自然采样法写的SPWM，里面有正弦表，可以通过外接输入正弦波和三角波的频率。 -VHDL using written natural sampling SPWM, there are sine table, you can enter through the external sinusoidal and triangular wave frequency.
<zyb> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] hh

说明：双口RAM的verilog描述 双口RAM的verilog描述-Dual-port RAM of the verilog descr iption of dual-port RAM of the verilog descr iption
<落木> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] uart_testbench

说明：opcore.org "uart16550" 项目的testbench-test bench of "uart16550" project
<machenghai> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] sever_communicaton

说明：串口通信程序，对初学单片机的人很有用的。看看a-Serial communication program for beginner who SCM useful. Take a look at a
<yamaxun> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] SubDDS

说明：generate the sine wave using DSP Builder
<loo> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog

说明：多功能数字时钟的verilog语言描述，基于quarters II平台-Multifunction digital clock verilog language descr iption of quarters II-based platforms
<lvlv> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] vuhftranciever

说明：implementation of MMI and intermodule communication in vhf or uhf tranciever
<Ayesha> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] fpga_sec

说明：学习使用波形比较功能的基本方法,ModelSim的波形比较的功能可以将当前仿真与一个参考数据（WLF文件）进行比较，比较的结果可以在波形窗口或者列表窗口中查看，也可以将比较的结果生成一个文本文件-Learning to use the wave function of the basic method of comparison, ModelSim wave function can be compared with a referen
<崔慧娟> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] control_fsm_rtl.vhd

说明：ALU 有限状态机 ALU 有限状态机 ALU 有限状态机 ALU 有限状态机 ALU 有限状态机-ALU FSMALU FSMALU FSMALU FSMALU FSMALU FSMALU FSMALU FSM
<王俊龙> 在 2025-02-05 上传 | 大小：7kb | 下载：0