资源列表
[VHDL编程] VHDLqiangdaqi
说明:VHDL四路抢答器该任务分成七个模块进行设计,分别为:抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块,最后是撰写顶层文件。-VHDL four Responder divided into seven modules of the design task, namely: Responder identification module, timing module Responder, Respo<oyang> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] Xilinx_FPGA_for_ADC_samp
说明:Xilinx FPGA开发板的ADC采样源程序-Xilinx FPGA development board of the ADC sample source code<liwei> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] DE2_pin_assignments
说明:DE-2开发板管脚分配,帮助理解DE-2开发版的使用-DE-2 development board pin allocation, to help understand the development version of the DE-2 use<龚振江> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] using_the_LUT_as_distributed_RAM_in_Spartan-3_FPGA
说明:在 Spartan-3 系列 FPGA 中将查找表用作分布式 RAM-using_the_LUT_as_distributed_RAM_in_Spartan-3_FPGA<lishiwei> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] uart_verilog
说明:UART 使用了verilog编程 程序经过调试 希望有帮助-UART programming procedures after using the verilog want to help debugging<gaoyueshan> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] Example-b8-4
说明:每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader<caozh> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] MuxDemux_E1_E3
说明:E3 -Mux / Demux - Multiplexer of 16 E1 Channels-E3 -Mux / Demux - Multiplexer of 16 E1 Channels<qi> 在 2025-02-04 上传 | 大小:7kb | 下载:0