资源列表
[VHDL编程] VHDL-for-Datapath
说明:MIPS CPU with Mulicycle Datapath. This is a custom RISC processor implemented to achieve the function of "lw, sw, add, sub, and, or, beq, j" Mem.vhd - memory buffer.vhd - buffer ALUcon.vhd - Alu controller pc.vhd<zi> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] FPGA_SPI_VHDL
说明:串行外设接口(SPI)fpga 被动接收,在下降沿 采集数据并发送数据 1BYTE,要求mcu在末端采集数据。并在下降沿之前准备好数据。-Serial Peripheral Interface (SPI), The fpga passive receiving, at the falling edge of data collection the send data 1BYTE, mcu data collected at the en<fxh> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] gpmc_fpga.tar
说明:已编makefile ,和测试用应用程序。交叉编译后可使用。-omap3530process gpmc driver.<yinjianfeng> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] memory-controller
说明:存储控制器,包括CPUside,接口,MEMORY side三个部分,使用verilog语言-This represents the "memory controller" It runs with the assumption that it is being connected to PC100 SDRAM.<AricSnow> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] code1
说明:Timing signal files verilog coding<Rishabh Bansal> 在 2025-02-05 上传 | 大小:8kb | 下载:0