[VHDL编程] HT16XX

说明：利用HT16XX实现段式LCD液晶显示功能 -HT16XX achieved using Segment LCD display
<李敏> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] DAC0832

说明：用数模转换器DAC0832和单片机实现了，产生锯齿波得功能。本程序已经通过调试，真是可行。-MCU with digital to analog converter DAC0832 and the produce was sawtooth function. This program has been through debugging, really feasible.
<xu> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] NIOS-P-iicommonly-used-functions

说明：对NIOS内部的函数进行详细注释，对函数的参数及其用法进行了解释说明。 -The internal functions of the NIOS detailed notes on the function parameters and their usage is explained instructions.
<王雨来> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] PWMDimming

说明：PWM调光 内容：通过PWM（脉宽调制）调节LED的亮度-Name: PWM dimming content: The PWM (pulse width modulation) to adjust the LED brightness
<陈超> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] frequency

说明：根据实验板上的晶振，按一定的数学关系分出自己想要的时钟频率。-Frequency principle
<邵礼明> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] Whats-New-in-CORE-Generator-and-IP

说明：ise13.1中有什么新的ip核和资源，希望用ise的朋友能好好看看。-ise13.1 What' s new in the ip nuclear and resources in the hope that friends can have a good look at ise.
<飞飞> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] lpc17xx-uart0

说明：ARM LPC17XX系列cpu通过UART0串口发送cpu采集到的数据。-ARM LPC17XX series cpu send dotas which is collected from cpu.
<冯康乐> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] I2C

说明：this source code for startup I2C module of NXP microcontrollers-this is source code for startup I2C module of NXP microcontrollers
<mj> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] FPGA--VerilogFIFO

说明：FPGA串口通信程序 基于fifo读写的串口通信程序-FPGA serial communication program is based on the serial communication program to read and write fifo
<易浩> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] EWB-sequence-11000011generator

说明：使用Electronics Workbench 5.0电子仿真软件(EWB)设计的序列信号发生器。-Using electronic simulation software Electronics Workbench 5.0 (EWB)design a sequence signal generator.
<ultimat> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] wendang

说明：这篇文档是基于vhdl语言的关于数字温度计的设计-This document is based on vhdl language design on the digital thermometer
<zizi> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] buffered-cpu-interfact.tar

说明：This is a fully synchronous (single clock domain, no asynchronous resets) UART with a FIFO buffered cpu interfact
<asfk> 在 2025-02-05 上传 | 大小：8kb | 下载：0