[VHDL编程] 2

说明：EDA的课程设计，利用VHDL语言、PLD设计基于FPGA的出租车计费系统，选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了编译，功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能，并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD de
<wang> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] timescale-1ns

说明：这是一款由晶振产生的脉冲控制的数字钟，可以从00:00:00到23:59:59之间进行计时。-this is a clolk controlled by continuious pulse.it can timing from 00:00:00 to 23:59:59.
<mxf> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] table

说明：About the table encoder file for IPcore with vhdl codings
<Baskar> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] q_rom.xcp

说明：dESIGN THE ROM ENCODER FOR jpeg
<Baskar> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] nios_web

说明：基于Nios的CPU软核设计实现，quartus-Nios soft core CPU based on the design and implementation, quartusII
<qifo> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] rtl

说明：STOPWATCH,alarm,clock 功能的数字钟-General Digital Clock Clock setting with Switch – Use Key_up and Key_down key to change the number – Use Key_right and Key_left key to change the position – Use set key to start Cloc
<赵香君> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] cla-adder

说明：cla adder code in vhdl
<nirjhar> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] spi

说明：片上系统设计思想与源代码分析 spi源代码-SoC design and source code analysis source code spi
<谢伟峰> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] 71V25761_Verilog_99056.tar

说明：SSRAM Simulation Model
<Richard Klein> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] ram

说明：hi this is ram code in vhdl
<mani> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] keilc-shiyan3

说明：单处机实验程序，实现数据统计及排序实验 熟悉单片机的指令系统，了解程序设计基本方法1、 排序用冒泡排序算法-One experimental program at the machine, data statistics and sort familiar to microcontroller instruction experiment to understand the basic method of 1 programming
<lipxiong> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] rs232

说明：verilog语言编写，RS232通讯程序设计-verilog language, RS232 Communication Program Design
<何沐> 在 2025-02-05 上传 | 大小：8kb | 下载：0