资源列表
[VHDL编程] graphicallcd_latest.tar
说明:It s a project in VHDL for interfacing a graphical LCD with an FPGA. The project is an open-source file.<Hammad Tariq> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] cap_data_model
说明:Linguagem em VHDL - Capt_data<Fabiano Alves> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] Answer-devices
说明:抢答器,设计了两个人的抢答器,分别设有按钮P1,P2(P1对应按键S3,P2对应按键S4)当按钮1被按下时显示灯1亮即D3亮,同样时按钮2时显示灯D10亮;32秒后 无人抢答的话,自动报警;当有人抢答时除了显示灯亮之外,蜂鸣器会响。-Responder, two people Responder, respectively, with the button P1, P2 (P1 corresponding button S3, P2 c<沈攀> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] open_free_list_latest.tar
说明:Its a code for authentication to a memory related topic of the ddr series in the line to achive desired output<partydecode> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] PROJECT1-20130414-20130512
说明:16bit adder的verilog源代码和4bit的计数器源代码-source code for 16bit adder and 4bit counter<allen wang> 在 2025-02-05 上传 | 大小:8kb | 下载:0
[VHDL编程] liushuidanwei
说明:流水灯加单位数码管 流水灯自动来回流动,单位数码管自动计数-Light water units plus digital tube light water flow back and forth the unit digital tube automatic counting<陈思> 在 2025-02-05 上传 | 大小:8kb | 下载:0