[VHDL编程] SPI_MASTER_SLAVE

说明：SPI Master and Slave for multiple master and multiple slave , working model , useful for interfacing ADC or DAC
<shrikant> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] ps2_mouse_231908867

说明：cyclone II芯片 鼠标读写控制-cyclone II chip to read and write control mouse
<twb> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] FIR

说明：使用Verilog语言编写的FIR滤波器,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-Using Verilog language FIR filter, the Xilinx Spartan-6 run through, is a very good program Verlog
<于洋> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] EDApinlvji

说明：EDA频率计程序 EDA频率计程序-Frequency meter program EDA EDA EDA frequency meter frequency meter program procedures
<胡鸿飞> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] EDA

说明：EDA重点内容，附带HDML文件-EDA highlights, with HDML files! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
<马也> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] matlab-and-verilog-fir4_3

说明：四抽头FIR滤波器matlab,verilog顶层，子模块，以及testbench代码-Four tap FIR filter matlab, verilog top, sub modules, as well as the testbench code
<李静> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] adc_ads7842

说明：由system verilog编写的adc_ads7842的驱动模拟程序-Adc_ads7842 verilog prepared by the driving simulator
<pyc> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] FIR-filter

说明：VHDL设计的FIR滤波器，由3个文件组成：FIR.VHD、PACK.VHD和signed.vhd。testfir.vhd为测试平台。-VHDL designed FIR filters, composed by the three documents: FIR.VHD, PACK.VHD and signed.vhd. The testfir.vhd is a testbench.
<叶宗英> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] piezo

说明：FPGA上的嵌入式程序设计，由FPGA控制蜂鸣器发声，在ML507平台上测试通过。-Embedded program on FPGA，FPGA generate audio source，and tested pass on ML507 plateform.
<Zhang Qiang> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] DES

说明：Data Encryption Standard(DES) VHDL Source Code
<scpark> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] color_space-converters-RGByuv

说明：本文件包含了颜色空间转换的程序，用VERILOG编写的，经过仿真检验，确实是可行的一个程序-This document contains a color space conversion process, using VERILOG prepared, through simulation testing, a procedure is indeed feasible
<车龙> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] pro_2

说明：简单CPU设计。使用Verilog语言，比较简单易懂。-simple CPU
<汪雪飞> 在 2025-02-05 上传 | 大小：8kb | 下载：0