[VHDL编程] VHDL

说明：_TENNIS 基于FPGA的乒乓球游戏硬件电路的设计与实现，有完整的 代码，并有PDF详细说明如何 VHDL - www_pudn_com.files-_TENNIS Table tennis game based on the FPGA hardware circuit design and realization of a complete code, and a detailed account of how PDF has V
<张渊杰> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] i2c

说明：SAA7114 和 FPGA/CPLD之间通讯的程序，本人觉得比较好，而且里面还添加了，ROM，用来存取IIC的常数和读来的数据。-SAA7114 and FPGA/CPLD communication between the procedures, I feel better, but it also added, ROM, used to access the IIC to the constant and time data.
<张亚伟> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] Source

说明：I2C总线的verilog实现，包括主模块和几个子模块，已仿真实现-Verilog I2C Bus realize, including the main module and several sub-modules have been simulation
<孙江涛> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] basicforVHDLIPcoretest

说明：基于VHDL语言的IP核验证 -VHDL-based IP core verification language
<张波> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] complex_add

说明：一个基于Matlab+Simulink的复数加法器实现-Based on Matlab+ Simulink plural adder realize
<QU YIFAN> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] CCD_TCD1205

说明：用VHDL语言实现CCD图象采集系统，针对TCD1205线阵CCD传感器-Using VHDL language CCD image acquisition system for TCD1205 linear array CCD sensors
<xujingjing> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] bcd2

说明：二位BCD码加法器 加数与被加数都是2进制。输出和为10进制。 结果显示在LED上。-Code 2 BCD adder with the summand summand are 2 hexadecimal. Output and 10 hexadecimal. The results showed that in the LED on.
<刘锐> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] UART

说明：VHDL实现UART通信,包括发送和接叫程序，使用方便-VHDL realize UART communications, including sending and then call the procedure, ease of use
<fdf> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] answermachine

说明：基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-Answer Based on the VHDL program, including complete source code, locking pin, as well as download files documents can be directly downloaded using
<陈泽涛> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] fir_16

说明：fir低通滤波器 用于dspbuilder pll：25ns data 400khz sin 10.8khz-fir low-pass filter for dspbuilder pll: 25ns data 400khz sin 10.8khz
<wq> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] wb_rtc

说明：// -*- Mode: Verilog -*- // Filename : wb_master.v // Descr iption : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Up
<姓名> 在 2025-03-15 上传 | 大小：8kb | 下载：0

[VHDL编程] NIOSII_tutorial_code

说明：NIOSII实例代码。包括系统时钟代码，DMA(Memory to Memory)驱动代码，Fine-gained Flash Access驱动代码,Timestamp驱动代码,ISR代码，Simple Flash Access驱动代码，UART代码-NIOSII examples of code. Including the system clock source, DMA (Memory to Memory) drive code,
<danielmu> 在 2025-03-15 上传 | 大小：8kb | 下载：0