[VHDL编程] adder4_1

说明：这是用vhdl编写的四位加法器，请多指教-this is the preparation of the four VHDL Adder, please enlighten
<jason> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] color_space_converter

说明：verlog 编程 色彩空间转换 有测试文档-verlog programming color space conversion is testing documents
<周信均> 在 2025-02-05 上传 | 大小：8kb | 下载：1

[VHDL编程] videodigitalsignalscontroller

说明：用fpga技术实现基本的视频信号处理：主题程序；视频图象数据采集程序；sram的读写控制；测试程序-they simply use the basic technology of video signal processing : theme; Video data acquisition procedures; SRAM literacy control; test procedures
<yan > 在 2025-02-05 上传 | 大小：8kb | 下载：1

[VHDL编程] usb1.1phy

说明：USB 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
<william> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] ctfysj

说明：3-8译码器,BCD码转换10进制,计数器-3-8 decoder, 10 BCD switch 229, counter, etc.
<Gem> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] i2c_modular

说明：本程式為使用VHDL撰寫的I2C controller modular, 使用者可以輕易的套用, 方便控制i2C的硬件. 也可以從code style了解I2C的spec. 動作模式. 極適用於初學者.-program for the use of the VHDL written I2C controller modular, Users can easily use, i2C convenient control of the ha
<明華> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] i2c_7111_7128

说明：vhdl,用i2c控制philips的7111和7128-vhdl, and the i2c control philips 7111 and 7128
<kevin> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] 8bit-cpu-of-mul-and-div

说明：
<shingo> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] adder215

说明：有关于加法器的vhdl编程，是用赛灵思的fpga实现的，可以在赛灵思网站上找到更具体的说明-Adder on the vhdl program is the use of the Xilinx fpga achieve. Xilinx website can be found on more specific details of their
<zoujinzhi> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] simple_clock_VHDL

说明： (1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。 （2）可以根据需要设置复位、清零、置位等功能。 -(1) with time, minutes and seconds count display, 229 hours for 24, 50 minutes and 60 seconds for the 229. (2) can be reset according to the need, resett
<> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] DDS_sin

说明：用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。-VHDL DDS Direct Digital Frequency Synthesizer Design using sinusoidal RAM table achieve controllable frequency sinusoidal digital signal, compile, through simulat
<sarahyu> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] chap10

说明：《Verilog HDL 程序设计教程》7-"Verilog HDL Design Guide," 7
<hutian> 在 2025-02-05 上传 | 大小：8kb | 下载：0