[VHDL编程] 16qam

说明：vhdl实现16qam,有规范接口，解释清楚-implemention of 16 qam, have atlantic interfaces
<旋舞> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] dss_201403

说明：使用verilog编写的，测试用多路串口通信信号源，用于fpga产生多路测试用串口信号，配置外围电平转换电路可以设计一个多路可编程数字信号源-Use verilog written, multiple serial communication test signal source for generating multiple test fpga serial signal, configure the external level s
<张昆> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] Rs232_Vhdl_model

说明：RS_232 VHDL model for FPGA coded
<Zero> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] Waveform-generation-program

说明：基于VHDL语言的波形发生器编程设计，能够实现常用波形的产生。-Waveform generator design based on VHDL programming, to achieve common waveform generated.
<胡传东> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] LCD

说明：液晶控制器，verilog程序，仅供参考，上网找了好久没找到。-LCD controller, verilog program.
<逢民> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] fpga_fmsc

说明：本代码在FPGA上实现了与STM32单片机的FSMC总线通信的时序代码，在ALTERA FPGA上得到验证。-The code on the FPGA to achieve with the STM32 microcontroller timing code FSMC bus communication is verified on ALTERA FPGA.
<Yang Lv> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] spectrum_system_back

说明：完成对干涉数据光谱反演的一系列操作：FFT及相位对齐参数的计算。-Completion of the interference spectrum inversion of the data series of operations: FFT and phase alignment parameter calculations.
<zhanglei> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] clock

说明：verilog的数字钟代码，在XILINX上运行，可以手动设置时钟、闹钟，可报警-digital clock verilog code running on XILINX, you can manually set the clock, Alarm Clock, alarm
<严毅民> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] _8-bit-booth-multiplier-pgm

说明：8 BIT BOOTH MULTIPLIER
<merina> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] frame_syn

说明：通信系统中数据的传输以帧为单位，在FPGA中帧头检测是通信系统中的一部分，该程序实现了FPGA中帧头的检测。-Transmission of data in a communication system in units of fr a mes, the fr a me header is detected in the FPGA part of the communication system, the realization of
<caobaolong> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] VHDL-7

说明：VHDL useful website links-VHDL useful website links
<Manikandan> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] dianzizhong

说明：使用Verilog语言编写的电子钟，课堂小实验，经过测试可用。-Electronic clock, with Verilog language classroom experiments, after testing is available.
<lilu> 在 2025-02-07 上传 | 大小：11kb | 下载：0