资源列表
[VHDL编程] cic_5th_order_pipe1
说明:system generator 环境中构造cic滤波器模型-cic filter model constructed in the system generator environment<qx> 在 2025-02-07 上传 | 大小:11kb | 下载:1
[VHDL编程] clocker-and-timer
说明:时钟与计时器,FPGA实验alter DE2开发板自带光盘的案例教程编程解析-Clock and timer, FPGA experimental alter the DE2 development board comes with the CD case tutorial programming resolution<冷静> 在 2025-02-07 上传 | 大小:11kb | 下载:0
[VHDL编程] digital-clock
说明:Digital clock using vhdl By. Drmody<Mody> 在 2025-02-07 上传 | 大小:11kb | 下载:0
[VHDL编程] Versatile-waveform-generator
说明:多功能波形发生器,基于fpga,实现方波,三角波,锯齿波的产生-Versatile waveform generator based on fpga, square wave, triangle wave, sawtooth wave generation<凌应龙> 在 2025-02-07 上传 | 大小:11kb | 下载:0
[VHDL编程] UART16550(Verilog)
说明:通过各项仿真的模块代码,是一个标准的模块,可以直接使用-Through various simulation module code is a standard module, can be used directly<阿汤哥> 在 2025-02-07 上传 | 大小:11kb | 下载:0
[VHDL编程] demo_2012_2
说明:KD_CPU,8位实现基本功能的cpu,基于verilog-KD_CPU,8bit CPU with basic functions, base on verilog<Victor> 在 2025-02-07 上传 | 大小:11kb | 下载:0