资源列表
[VHDL编程] 32-bit-carry-look-ahead-adder
说明:This file contains Verilog codes<Maf> 在 2025-02-07 上传 | 大小:11kb | 下载:0
[VHDL编程] xapp345_verilog
说明:Synthesizable Verilog UART source code.<duchil> 在 2025-02-07 上传 | 大小:11kb | 下载:0
[VHDL编程] debouncer
说明:debouncing the input switch for protect the fluctuation<rahulshandilya1> 在 2025-02-07 上传 | 大小:11kb | 下载:0
[VHDL编程] DES-Verilog-master
说明:DES加密算法硬件verilog实现,包含testbench,加密主模块encrypt,明文变换模块LRToCiphertextConverter,NextRi模块等子模块。-DES encrypt verilog<lv> 在 2025-02-07 上传 | 大小:11kb | 下载:0