[VHDL编程] ADI_HDMI

说明：从FPGA输出到HDMI Tx的verilog 模块。实现完整HDMI图像输出功能。-FPGA output to HDMI Tx module in verilog
<唐> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] projectiverestore

说明：code to didvide the final output
<akki369 > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] ni677

说明：Including principal component analysis, factor analysis, Bayesian analysis, Pisarenko harmonic decomposition algorithm, PV modules contain, MPPT module, BOOST module, inverter module.
<tanniefen > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] fpga

说明：简单的键盘输入，点阵，数码管以及LCD显示(imple dot matrix, digital tube and LCD display)
<学生时代 > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] py2cmod-0.1.2.tar

说明：this is a scoerboarding algorithm
<jackson111 > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程]  Boyka Undisputed IV All-1538949-subdown

说明：sub down subtitle in verilog
<tavakoli1374 > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] rs485

说明：communication rs232 in vhdl with clock divider, counter, buffer, rs232tx, rs232rx.
<le noach > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] verilog

说明：8位计数器，可以实现计数器的相关功能，内涵verilog文件和testbench文件(8 bits counter,include v and testbech files ,has the ability of 8 bits counter)
<wow111 > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] natebege-0.2.0.tar

说明：wishbone vhdl config tool
<tekker > 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] vhdl_VGA

说明：Vhdl code for using screen (DE10-Lite)
<AlirezaSweden> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] CPU-Pipeline

说明：五级流水线的CPU的工程文件，在vivado上用verilog语言实现，包括串口，可进行简单的数学加法运算。(Five-stage pipeline CPU project files, including the serial port. vivado Verilog language. This CPU can do simple mathematical addition.)
<Si Cheng> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] 12864

说明：通过C语言，用51单片机驱动12864液晶屏，使其能够显示图片(Through the C language, 51 single chip microcomputer is used to drive the 12864 LCD screen, so that it can display pictures.)
<啧啧啧ZZZ> 在 2025-02-08 上传 | 大小：14kb | 下载：0