[VHDL编程] SIMTUT_TB.VHD

说明：用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.-StateCAD design with a
< 程凯> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] LCAS

说明：链路铜梁调整机制的实现方案，该方案是在MSTP中实现链路容量动态调整的关键技术。是基于SDH中的VCAT，在未来的传送网通信中应用广泛-Link Tongliang realize adjustment mechanism program, which is in MSTP in the link capacity is dynamically adjusted to achieve the key technology. Is bas
<牧羊人> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] SVPWM

说明：这是一个对电机进行SVPWM调速控制的VHDL源代码程序,包括了rtl主程序和测试sim仿真程序-This is a motor SVPWM Speed VHDL source code control procedures, including the main program and test rtl simulation program sim
<杨国超> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] autosellmachine

说明：基于VHDL的自动售货机实现,包含完整的源代码,锁脚文件以及下载文件-VHDL-based vending machine realize that contains the complete source code, locking pin, as well as download files documents
<陈泽涛> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] iquant

说明：
<caesar> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] vspi

说明： spi总线控制器，包含vhdl和verilog两种代码方式来实现。-spi bus controller, including VHDL and Verilog code in two ways to achieve.
<wangdong> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] xd_lcd_comp

说明：一款240＊128的LCD模块在ALTERA　FPGA　NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考-A 240* 128 LCD module in the ALTERA FPGA NIOS application, write your own AVALON Bus IP, including all source code can be easily used in NIOS fo
<张敏> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] RSdecoder

说明：cpld/fpga RS(204,188)译码器的verilog程序-cpld/fpga RS (204,188) decoder of the Verilog program
<陈臣> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] 0097

说明：MAX+plus II编译的模30加法计数器，简单的与非门组成！-MAX+ Plus II compiler module adder 30 counters, a simple composition with the non-door!
<LEE> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] c23_RS_decoder

说明：精通verilog HDL语言编程源码9——RS(204,188)译码器的设计-Proficient in verilog HDL source programming language 9- RS (204188) decoder design
<李平> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] 2DImageFilterByVHDL

说明：用VHDL语言编程实现2维图像的滤波算法，简单精辟-VHDL programming language used to achieve 2-D image filtering algorithm, simple brilliant
<宋雪兵> 在 2025-02-08 上传 | 大小：13kb | 下载：0

[VHDL编程] programmablpulsegenerator

说明：用VHDL编译的源代码，可编程脉冲生成器，解压后直接用Quartus打开project即可-Compiled with VHDL source code, programmable pulse generator, after extracting the direct use of Quartus can open the project
<xie> 在 2025-02-08 上传 | 大小：13kb | 下载：0