[VHDL编程] FPGA-Infrared-remote-control

说明：基于FPGA的学习型红外遥控器设计，实现红外接收，红外发送，以及储存功能。-FPGA Infrared remote control
<YH> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] scr

说明：这是一个用verilog编写的基于IIC接口的控制eeprom的程序代码。程序经过验证是正确的。对不了解IIC的人来说是很好的资料。-This is based on the control eeprom IIC interface program code written in a use verilog. Program proven to be correct. IIC do not understand people who a
<晨风> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] RS_Encode_Decode

说明：RS(255,223)编解码算法。verilogHDL代码实现，在XILINX的芯片上得到验证。不包含任何IP核，方便移植到任何FPGA芯片。-RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to tr
<ranbowang> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] MIPS

说明：5个stage的pipeline MIPS，支持着JUMP，BRANCH等跳转命令。-simple 5-stages MIPS structure which supports forwarding commands.
<Taowu> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] Lab_Code_Solution

说明：A Basic SoC Platform
<onurb> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] CPU_Project_board

说明：CPU 5级流水线实现（加hazard处理与板级验证，板级验证带有按键消抖）-5-stage pipelined CPU (plus hazard dealing with board-level verification, board-level verification with key debounce)
<吴国文> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] RS(204-188)decoder_verilog

说明：采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}-Verilog achieved using the finite field GF (28) weak d
<刘建涛> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] PS2_RS232

说明：PS2 RS232源码，ISE建立工程可直接使用，已经通过测试-PS2 RS232 verilog code，can use directly
<飞草> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] shizhong

说明：VHDL设计带报警的59分钟定时器，系统以秒速度递增至59分钟后,启动报警1秒钟,置位后又以秒速度递减至零并报警1秒钟。-VHDL design with alarm 59 minutes timer
<王一> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] MPPT-verilog

说明：MPPT Verilog source code for photovoltaic application
<mohamed> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] ov5640

说明：fpga控制CMOS相机ov5640采集图像，包括相机配置，ddr缓存，vga显示三个模块。直接可用-fpga control CMOS camera ov5640 capture images, including camera configuration, ddr cache, vga three display modules. Directly available
<高文> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] gamefive

说明：高精度小数除法器设计与实现。 在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。-Precision fractional divider design and implementation. In the FPGA develo
<XiaoLiuMang> 在 2025-02-08 上传 | 大小：14kb | 下载：0