资源列表

« 1 2 ... .90 .91 .92 .93 .94 2995.96 .97 .98 .99 .00 ... 4311 »

[VHDL编程SPEED_CONTROL_OF_BLDC_MOTOR_PWM

说明:brush less dc motor control
<VIJAY> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程pinlvji

说明:利用单片机实现数字频率计,4位数码管显示-Single-chip digital frequency meter, 4 digital tube display
<田亮> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程m60BCD

说明:异步清零多位计数器,应用verilog编程v-counter verilog configuration
<吴斐> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程System-Generator-fir1

说明:System Generator软件工具的使用,完整的设计工程文件在文件:fir1.mdl-System Generator tool usage:fir1.mdl
<> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程armandas-Plong-e2a4bd5

说明:Plong Game in VHDL Source Code
<DuySir0> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程usbblock

说明:这是个usb2.0的功能模块,其中有写通道,有读通道,让数据在fpga与上位机之间进行通信-This is a usb2.0 functional modules, including a write channel read-channel, data communications in the fpga with the host computer
<张丽丽> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程tx_ifft

说明:针对通信当中ifft模块进行分析,可在多种系统中实现-Ifft module for communication among the analyzes can be found in a variety of systems
<Joseph> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程cordic_cells3

说明:system generator环境构造cordic运算模块-cordic computing module of the system generator environment constructed
<qx> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程counter

说明:用4个T触发器组成16位的计数器,FPGA实验ALTER DE2开发板自带光盘的案例程序解析-Four T flip-flop 16 of the counter, the case of FPGA experiment ALTER DE2 development board comes with CD-ROM program parse
<冷静> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程NIOS_II

说明:NIOS II 开发常见问题,常见的错误提示和解决办法 下载时出现错误-NIOS II development of the frequently asked questions, common errors and solutions
<sam> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程verilog-code

说明:verilog代码实例,大量的代码文件对设计文件很好-to many verilog code for design
<nieer> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程dac_adc

说明:vhdl dac_adc.mdl its sysgen model file for xilinx platform
<sanjeev> 在 2025-02-09 上传 | 大小:14kb | 下载:0
« 1 2 ... .90 .91 .92 .93 .94 2995.96 .97 .98 .99 .00 ... 4311 »

源码中国 www.ymcn.org