[VHDL编程] BEEP

说明：蜂鸣器源代码——此代码为蜂鸣器的基础代码，可在此基础上加入LED灯的声光报警系统或蜂鸣器的滴滴声程序-Buzzer source code- the code for the buzzer code base can be added on the basis of sound and light LED light or buzzer alarm system sound program of pieces
<风随影动一景> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] k3

说明：t6his the last version of the ck!-t6his is the last version of the ck!
<armin4224> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] source_file

说明：图像传感器数字控制模块，verilog编写，内涵ADC接口，FPGA验证通过。-image sensor digital controller module
<引文> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] VHDL-Binary-counter

说明：Binary counter, its used to count the numbers in binary format
<Charles> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] shoumaiji

说明：自动售卖机，当成功售出货品后，会有提示信息；当消费者投币大于货品价值，会有找零提示信息。-Vending machines When goods sold successfully, there will be message consumer coin is greater than the value of the goods, there will be change for the message.
<吕婷婷> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] carry_ripple_adder

说明：carry ripple adder vhdl code
<sag> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] audio

说明：基于DE1开发板，实现录音和播放功能，并可将存入sram中的语言数据通过uart传回电脑。-Based on DE1 development board, recording and playback functions, and can be stored in sram language data back to the computer via uart.
<zhanghui> 在 2025-02-09 上传 | 大小：14kb | 下载：1

[VHDL编程] hyalite3

说明：数字钟1、具有时、分、秒计数显示功能，以二十四小时循环计时。 2、具有清零，调节小时，分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -Digital clock 1, with hours, minutes, seconds count display features cyclic timing twenty-four hours. 2, has cleared, adjust the hours, minu
<童巧英> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] asynchronous-FIFO-verilog

说明：FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单-FIFO is an abbreviation of the English First In First Out, is a first-in, first-out data buffer, the difference between him and ordinary memory
<chenkun> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] Async_fifo_verilog

说明：FIFO的用途，分类，一些重要参数，设计的难点和算法-FIFO uses, some important parameters, the difficulty of the design and algorithm
<袁璐> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] digital-clock-VHDL

说明：数字电子钟的VHDL硬件描述语言实现，可以用quaturs软件实现。-digital clock based on VHDL
<刘睿> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] xapp199

说明：writing efficient testbenches
<rhythm> 在 2025-02-09 上传 | 大小：14kb | 下载：0