资源列表

« 1 2 ... .30 .31 .32 .33 .34 2635.36 .37 .38 .39 .40 ... 4311 »

[VHDL编程verilogled7

说明:特权同学的led 流水灯器实验程序,是学习EPM240不可多得的入门程序!-The privileged classmates led light water experimental procedures, learning EPM240 rare entry program!
<陈伟> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程OneWireMaster

说明:美信onewire总线IP core,带验证激励-MAXIM DS1WM Synthesizable 1-Wire Bus Master IP core.
<zhoupang> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程RIPController

说明:基于USB接口的发排卡设计,FPGA + Cy7c68013 + SDRAM-Based USB interface Fapai card design
<张欣> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程design_5

说明:将48M时钟信号分频为1Khz信号,并由dig(2:0)输出。因为实验板的七段译码显示器均公用同一数据线,所以必须提供一个较快的扫描信号(由于人的视觉停留,这个扫描信号必须要大于20hz,系统设计中用的是1Khz)通过扫描将选手号和抢答倒计时和答题倒计时显示分时显示在不同的七段译码显示器上,此系统中用dig(2:0)三位通过3_8译码器分时选3个七段译码显示器。-48M clock signal divider 1Khz signal
<张永满> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程C6678-FPGA-source-(very-good)

说明:TI公司8核DSP C6678开发板fpga源码,很好。-TI DSP C6678 fpga code
<邹福> 在 2025-03-01 上传 | 大小:55kb | 下载:1

[VHDL编程M31serial

说明:码长为31的M序列产生器,实现码长为31的M序列发生器的功能-Code length of 31 M-sequence generator, the code length of 31 in the M-sequence generator function
<李丽> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程xds100v2-CPLD

说明:xds100v2 CPLD 源码 配置 xds100v2 CPLD 源码 配置-xds100v2 CPLD SOURCE xds100v2 CPLD SOURCE
<zyc> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程beep

说明:蜂鸣器播放《友谊地久天长》乐曲,使用Verilog编写-Buzzer play <Auld Lang Syne"> song in Verilog
<duan> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程BotelloProyecto

说明:Unipolar Stepper Motor Driver in VHDL, with CCW,Step-number,Half/Complete Steps and Velocity selector
<jack> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程anjian-shumaguan-liushuideng

说明:verilog HDL语言,功能:按键控制,数码管显示多个状态,同时显示动态流水灯-failed to translate
<vera> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程seven-segment-decoder

说明:简单的七段译码器的verilogDHL代码·虽然很简单 但是希望能到这学习到更多的东西-Simple seven-segment decoder verilogDHL code although very simple but hope to learn more things that
<tang> 在 2025-03-01 上传 | 大小:55kb | 下载:0

[VHDL编程UART

说明:URAT设计,系统包括五个模块,MCU模块,TX发送模块,RX接受模块,波特率产生模块,复位模块。-URAT design, the system consists of five modules, MCU module, TX transmit module, RX accept modules, baud rate generator module, reset module.
<李龙> 在 2025-03-01 上传 | 大小:55kb | 下载:0
« 1 2 ... .30 .31 .32 .33 .34 2635.36 .37 .38 .39 .40 ... 4311 »

源码中国 www.ymcn.org